Xlinix ISE: Teilbereich aus std_logic_vector verwenden

Hallo Zusammen,

ich habe ein Problem, mit dem ich im Moment nicht weiter komme.
Codeschnipsel:
------------------------------------------------------------------------ 
--
entity irgendwas is
Port(O: out std_logic_vector(15 downto 0));
end irgendwas;

architecture seq of irgendwas is
 begin
  process
  variable tmp : std_logic_vector(16 downto 0) := "10101010101010101";
  begin
   O <= tmp(15 downto 0);
  end process;
end seq;
------------------------------------------------------------------------ 
--

Mit
   O <= tmp(15 downto 0);
möchte ich die niederwertigen 16 bit von tmp haben. Das führt aber nicht 
zum gewünschten Ergbniss - jedoch führt
   O <= tmp(16 downto 1);
zu den niederwertigen 16 Bit.
Ich kann mir dieses Verhalten nicht erklären. Kann mir jemand 
weiterhelfen?

Vielen Dank im Vorraus

Philipp