Forum: FPGA, VHDL & Co. Worst Case Slack


von Daniel (Gast)


Lesenswert?

Kann jemand erklären was das bedeutet?

Ich finde unter Slack Time zwar Artikel, aber verstehe nicht die 
Erklärung.
Es hat etwas mit Latches zu tun und Clocksignal.

Diese Angabe findet man im *.par Place&Route Report.

Grüsse

von Matthias (Gast)


Lesenswert?

Worst Case Slack: Wieviel "Luft" du im Timing noch hast unter Annahme 
der schlechtesten Bedingungen (hohe Chiptemperatur, niedriger Spannung, 
schlechtes Modell im Rahmen der Schwankungen im Produktionsvorgang 
erwischt).

Sollte positiv sein, falls nicht kriegst du das typischerweise aber eh 
noch mal gesondert gesagt: "Your design did not meet timing".

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.