mikrocontroller.net

Forum: FPGA, VHDL & Co. FPGA Virtex4 FX20, Place& Route Fehler


Autor: Thomas (Gast)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Hallo, ich habe folgendes Problem.

Beim Place&Route Prozess meiner VHDL-Anwendung, kommt diese 
Fehlermeldung:

"ERROR:Place:207 - Due to SelectIO banking constraints, the IOBs in your 
design cannot be automatically placed."

Im Anhang ist der komplette PAR Consolenbericht beigefügt.

Meine Anwendung: Ein Virtex4 FX20 FPGA, der Daten von 8 LVDS-Kanälen 
bekommt.
(J5 Extension Header)

Wer kann mir helfen??

Vielen Dank schonmal im Voraus

Autor: Kest (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
ohne jetzt weiter gelesen zu haben: was hindert Dich manuell die 
Constrains zu machen?

Grüße,
Kest

Autor: Christian R. (supachris)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
So wie ich es verstehe, weiß der Placer nicht, wo der deine IOs hinlegen 
soll, für die du keine pin-Zuordnung gemacht hast. Ordne mal alle IOs im 
Pace den Pins zu, richtige IO-Spannung usw. einstellen, dann ist das 
sicher weg. Schließlich willst du ja die IOs an deinen Pins haben, und 
nicht dem Placer überlassen, wo die landen.

Autor: Thomas (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Danke erstmal für eure schnelle Antwort.

ich denke ich konnte das Problem etwas eingrenzen.
Also das PaR lässt sich nur nicht durchführen wenn ich einen Kanal als 
Debug-Vektor auf meinen Expansion I/O Single-Ended Connections (J6) 
"herausverdrahte". Dieser Header liegt zusammen mit den Eingangskanälen 
auch auf Bank 7 meines FPGA, welche für 3.3V und 2.5 V ausgelegt ist. 
Ich betreibe meine Eingangskanäle mit LVDS25 (Expansion I/O Single-Ended 
Connections (J5))  und meinen Debugkanal mit LVCMOS25., ich nutze 
allerdings nicht alle  Pins meines Headers J6. Aber: IOs, die ich nicht 
fest verdrahte haben standardmäßig 2.5V Vcco, somit dürfte es eig. nicht 
daran liegen...

Weiß nicht weiter...

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.