LVDS receiver in FPGA-2

keiner der mir helfen kann?

Formuliere Deine Frage bitte neu. Ich habe nicht verstanden, wie diese 
lautet :-o

Grüße,
Kest

kurz und knapp... ich möchte einen lvds-receiver in einem fpga 
implementieren und dazu gerne wissen wie der sender genau funktioniert.
Ich werd aus den Datenblättern nicht so richtig schlau.
Speziell die Sache mit der internen Takterzeugung für die Register 
verstehe ich nicht.

Die Umsetzung des Differenzsignals in TTL Logig im FPGA hab ich schon. 
Nun kommt der Teil, die Bits ordnungsgemäß in ein Schieberegister zu 
schreiben und den Anfang des Datenwortes zu erkennen. Dies muss ja aus 
dem mitgesendetet Takt möglich sein. Um dies richtig zu verstehen, 
wollte ich mir aus dem Datenblatt die Funktionsweise des Senders 
aneignen, was leider bis jetzt ein bischen hängt.

intern wir der Clock entsprechend Deinen LVDS Einstellungen generiert 
(via PLL/DCM). Wenn die Datenrate z.B. 7x höher ist als der LVDS 
referenz clock, dann generiert die PLL den 7x schnelleren Clock.
Mit diesem Clock werden dann die Daten seriell in eine Kette von 7 FF 
geschoben -- hinten kommen dann die seriellen Daten raus.
Wie "genau" diese Takterzeugung funktioniert, weis ich jetzt auch nicht. 
Es kann eine PLL sein oder durch Durchlaufzeiten der Gatter oder was 
weis ich -- hängt wohl von der Technologie des FPGAs ab.

Grüße,
Kest

Ich glaube, Deine Frage hat mit LVDS gar nicht zu tun, sonder mit 
Schieberegistern. Suche einfach bei Google nach "Schieberegistern", 
"shift" register und VHDL/Verilog/FPGA...

Grüße,
Kest

In LVDS Transmitter'n wird aus dem CLK_in nicht ein Schiebetakt erzeugt, 
sondern (bei mir ein 7 Bit Schieberegister im LVDS Transmitter) 7 
Schiebetakte. Und wie das dann rausgeschoben wird interessiert mich.
Ich hab auch schon bei google unter Schieberegister gesucht aber nix 
gefunden.

Ich bin ratlos, sorry. Was heißt "wie es rausgeschoben wird"? Und dass 
Du über google nichts gefunden hast, glaube ich jetzt mal nicht ;-) 
Willst Du jetzt alles auf Gatterebene wissen? Transistorebene? Wie eine 
PLL funktioniert? Wie ein FF funktioniert?

Grüße,
Kest

ich weiß wie eine pll funktioniert und ich weiß auch wie ein 
schieberegister funktioniert, mir is aber halt nicht ganz klar wie das 
im lvds transmitter realisiert wird, da wird eben nicht nur ein 
schiebetakt erzeugt.
Man siehts ja auch im datenblatt "Fully integrated on-chip PLL that 
provides 7X CKIN serial shift clock." pro register.

naja trotzdem danke

kann mir eventuell jemand sagen wie ich am einfachsten in einem virtex 5 
fpga einen lvds receiver implementiere?

schau dir doch mal die XAPP873 von Xilinx an. Die hat die Anbindung 
eines schnellen DACs über LVDS-Signale zum Thema. Und sie erklärt auch, 
wie du einen OSERDES einsetzt, um die von dir gewünschte Funktionalität 
des Schieberegisters zu erzeugen. Ist also alles drin, was du brauchst, 
sogar mit link auf ein Referenzdesign ...

schöne Grüße

Achim

ok vielen danken

mfg
matzunami