mikrocontroller.net

Forum: Mikrocontroller und Digitale Elektronik Pulsegeration aus 2 Signalen, Problem by dutycycle >50!


Autor: Matthias (Gast)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Hallo!

Ich muss aus zwei Signalen Pulse generieren. Das Signale kommt von einem 
interleaved Flußwandler (Gatesignale).
Ein steuerbare, gebaue delayline gibts es, damit sollen positive Pulse 
bei jeder Flanke gerneriert werden.

Die Signale sind immer 180° verschoben, jedoch kann seit einer Änderung 
das dutycycle größer 50 werden.

Zuerst wurden die Pulse mit einem Gatter und der Verzögerung generiert, 
da jetzt aber dutycycle größer 50 wird würde man 2 solcher 
Verzögerungsglieder beötigen (und dann die Signaler verodern)
2 dieser delay-lines gibts nicht als müssen die Signale aus einer 
generiert werden.

Ich komm einfach nicht darauf, hatte mehrer rückgekoppelte lösungen, 
jedoch begann das ganze dann über die delay-line zu schwingen (wenn 
d>50%)

Hoffe ihr versteht, mich.

Möchte einfach Pulse wie im Anhang aus einer delay-line generieren.

Wer hat Tipps für mich?

MFG Matthias

Autor: Matthias (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Das wirkt so einfach, simple digitaltechnik, aber ich komm nicht drauf.

nun dürfte es aber auch die Profis hier an eine Grenze der bringen....

Autor: Matthias (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
So jetzt hab ich mit folgendes ausgedacht, ist jedoch aufwendig.

Problem ist jetzt wenn das dutycycle 50% ist oder um die 
Verzögerungszeit abweicht, dann gibts keinen Puls was für die 
nachfolgende Leistungselektronik kritisch ist.

Wenn jemand einen anderen Vorschlag hat, her damit...

MFG

Autor: Matthias (Gast)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Achja, der Anhang...

MFG

Autor: spess53 (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hi

Was ist an deiner 'Delayline' so Besonderes, das die nur einmal 
ausgeführt werden kann (darf). Der Aufwand ist eigentlich nicht grösser, 
als in deiner letzten Lösung + 1 RC-Glied.

MfG Spess

Autor: Benjamin S. (recycler)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Du willst einen Puls bei jeder steigenden Flanke von GTO1 oder 2. Dann 
mach doch ein RS-Flipflop, das es nimmst du von GTO1/2 und das R machst 
du über eine Delayline, das Ganze 2x (für jeden 1x) und dann noch ein 
UND dahinter. Dann sehen deine Pulse so aus wie du willst. Oder hast du 
Einwände, nimm ich natürlich an :)

Autor: Benjamin S. (recycler)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ach ja, wenn du die Delayline hinter das UND setzt brauchst du es nur 
einmal, und du hast keine Spikes bei D=0.5

Autor: Matthias (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Danke erstmal,

nur versteh ichs nicht ganz;)

@Benjamin:
Ich habs so vertsanden, 2 RS-FF, die GT1 und GT2 jeweils an S.
nur wenn die delay line hinter dem und ist müssen ja beie FF auf 1 sein 
damit rückgesetzt wird?
Kannst du es besser erklären? oder aufzeichnen?

Die delayline nur einmal, die ist digital, bekommt Daten über einen Bus, 
Aufjeden fall nur 1mal vorhanden.


MFG

Autor: Benjamin S. (recycler)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Bilder sagen mehr als tausend Worte. Naja, ich habs mal gezeichnet. Ist 
kein Kunstwerk, aber für die Erklärung sollte es reichen. Es sollte ein 
oder sein. Sorry.

Autor: Matthias (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Die RS-FF müssen aber dominierend rücksetzend sein, oder?
Mit einem normalen RS würde wenn S auf 1 (also GT=1) und R auf 1 wegen 
dem Rücksetzimpuls das FF undefiniert werden.

MFG

Autor: Benjamin S. (recycler)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ja, sie sind meines Wissen dominierend Rücksetzend.

Autor: Matthias (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Und wie sollte ich diese FF am besten realisieren?

Es gibt ja normale RS-FF Bausteine. mit einer Logik davor kööne man 
diese dominierend R machen (S auf UND, R invertieren -> auf das UND -> 
auf den S Eingang)

Spricht was dagen ein RS-FF aus 2 NAND, aufzubauen (weil NANDs überig 
sind)

MFG

Autor: Benjamin S. (recycler)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Das kannst du machen wie du willst :)
http://de.wikipedia.org/wiki/Flipflop
Da sind Beispiele aufgeführt.

Autor: Peter Dannegger (peda)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Benjamin S. schrieb:
> Bilder sagen mehr als tausend Worte. Naja, ich habs mal gezeichnet.

Dann kriegst Du aber solange Pulse, wie der Eingang high ist, d.h. nicht 
nur einen auf die Flanke.

Du brauchst nen D-FF (CD4013), Eingang an CP und VCC an D.


Peter

Autor: Matthias (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
h man braucht unbedingt etwas was auf die Flanke losgeht...

Versteh ich das richtig. D ist high, Eingang auf den Takt und die delay 
line auf R, S auf 0. R ist ja ein asynchroner-reset dh wird nach dem 
puls geresetet egal ob Takt. So richtig?

MFG

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.