ja.
Edit: Oh, ich glaub ich muss mich korrigieren... Offenbar sucht sich das
Synthesetool - in meinem Fall XST - aus, welchen Zustand
AsymClockEnableCh1/2_s dann hat. Es gibt auch im Log eine Information
aus, dass AsymClockEnableCh1/2_s immer den gleich Wert wie
AsymClockEnable_s haben, daher keine FlipFlop erzeugt wird und das durch
Logik ersetzt wird.
Falls du das Speichern/Beibehalten des Signals beabsichtigst, es geht
so:
AsymClockEnableCh1_s <= AsymClockEnable_s when
conv_integer(ChannelCounter_s) = 1 else AsymClockEnableCh1_s;
Das ist aber nicht so gut, denn das ist ein Latch. Speichern macht man
immer taktsynchron und bei einer Taktflanke. (if foo'event and foo = '1'
...