"State"Anzeige in einer Testbench

Gast #1292100
Lesenswert?
• ▲
▼
Danke.
Bei einer statemachine, ich weiss..

aber wie mache ich sowas:

entity top_tb is
end top_tb;

architecture behaviour of top_tb is

component xy..
port(..
);
end component;

signal xy..

begin

uut: xy port map(
);

stim_proc: process

RESETN <= '0';
wait for 100 ns;
RESETN <= '1';

..
..


####hier möchte ich als signal / info wie auch immer einen string 
schreiben können, so dass ich im Simulationsfenster sehe, welcher test 
gerade ausgeführt wird####

..
..



begin
end process;

end ;
#1292269
Lesenswert?
• ▲
▼
assert nutzen:
1
assert (dout /= value) report "not passed" severity error;

In einer Testbench verwende ich auch ganz gerne das:
1
signal text: string(1 to 10) := ("UNASSIGNED");         
2

3
BEGIN
4

5
wait until rising_edge(clk);
6
text <= "first edge";
7
wait until rising_edge(clk);
8
text <= "seco. edge";

Dabei ist zu beachhten das der String auch 10 Zeichen hat.

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren