mikrocontroller.net

Forum: FPGA, VHDL & Co. "State"Anzeige in einer Testbench


Autor: Gabriel (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hi -
würde gerne in meiner Testbench als Text anzeigen, welchen Test ich 
gerade durchführe.
Habe es derzeit mit

write(state,string'("modul im reset"));

.. diese Variable kann ich aber in der Testbench nicht tracen.

Kann mir da Jemand weiterhelfen?

Danke,
Gabriel

Autor: Läubi .. (laeubi) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Wenn du deinen States selber Namen gibst erscheinen diese Auch in der 
Simulation.

Autor: Gabriel (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Danke.
Bei einer statemachine, ich weiss..

aber wie mache ich sowas:

entity top_tb is
end top_tb;

architecture behaviour of top_tb is

component xy..
port(..
);
end component;

signal xy..

begin

uut: xy port map(
);

stim_proc: process

RESETN <= '0';
wait for 100 ns;
RESETN <= '1';

..
..


####hier möchte ich als signal / info wie auch immer einen string 
schreiben können, so dass ich im Simulationsfenster sehe, welcher test 
gerade ausgeführt wird####

..
..



begin
end process;

end ;

Autor: MW (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Abhängig davon welchen Simulator du benutzt: mit assert(...) gibts eine 
Konsolenausgabe.

Autor: Patrick Sulimma (abaddon1979)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
assert nutzen:
assert (dout /= value) report "not passed" severity error;

In einer Testbench verwende ich auch ganz gerne das:
signal text: string(1 to 10) := ("UNASSIGNED");         

BEGIN

wait until rising_edge(clk);
text <= "first edge";
wait until rising_edge(clk);
text <= "seco. edge";

Dabei ist zu beachhten das der String auch 10 Zeichen hat.

Autor: Gabriel (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Danke - das habe ich gesucht!!

Grüße

Autor: Gabriel (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
schade - in modelsim wird das signal text wohl rausoptimiert. das signal 
steht nicht zum tracen zur verfügung.

Autor: MW (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Da sollte eigentlich nix rausoptimiert werden. Zeig mal deinen Code. 
Ansonsten, was ist mit der assert-Anweisung? Mit

assert false report "wasauchimmer" severity note;

sollte es klappen.

Autor: Patrick Sulimma (abaddon1979)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hm???? Wüsste nicht das in einer TESTBENCH was "rausoptimiert" wird. Da 
gibt es nichts zu optimieren.

Der code gehört in die Testbench, sicher das du es da rein geschrieben 
hast? und nicht vielleicht in deinen eigentlichen Code?

Autor: FPGA-Vollprofi (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Gfs hat er eine Variable benutzt.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.