Gast
#1296763
Hi, ich habe ein Problem hiermit. Das will Xilinx ISE nicht implementieren, habe ich nun nach einer Weile rausgefunden. Irgendwie komme ich nicht auf einen gescheiten Ersatz der funktionieren könnte.... Kann mir hier einer vllt helfen, bin totaler VHDL Anfänger und irgendwie fehlt mir die Idee.... begin if(sw3_8_rst='1' and rst='0') then count:=50; rst:='1'; elsif(sw3_8_rst='0' and rst='1') then rst:='0'; elsif (sw8_v_plus='1' and plus='0' and count<=100) then count:=count+1; plus:='1'; elsif (sw8_v_plus='0' and plus='1') then plus:='0'; elsif (sw7_v_minus='1' and minus='0' and count>=0) then count:=count-1; minus:='1'; elsif (sw7_v_minus='0' and minus='1') then minus:='0'; end if; Ich danke auf jeden Fall schon mal für eure Mühen. Danke