Gast
#1301318
Hallo, ich hab in einer Schaltung, die ich am Layouten bin, einen IC, der auf der einen Seite digitale Pins hat, auf der anderen kommen analoge Signale raus, die auf recht viele passive Komponenten (RC-Glieder) gehen. AGND und DGND habe ich ordentlich getrennt; jetzt 2 Fragen: 1. die Leiterplatte ist 8lagig. Das GND-Plane ist mit DGND verbunden. Muss ich somit das GND-Plane unter diesem analogen Teil leer räumen, sodass da kein Kupfer ist, oder darf dieses da bleiben? ich habe auf einem separaten Layer eine Fläche, die mit AGND verbunden ist. 2. Wäre es klug, um die ganzen R's und C's herum auch noch eine AGND-Fläche zu machen? Viele Grüsse & Dank