|
Anzeige
|
Testsendermit FPGA
Gast
#1301519
hallo zusammen, ich habe vor einen Testsender auf basis FPGA (DE2)aufzubauen.sollte zuerstmal eine Feste Nachricht senden (start-,stopbit und die Nachricht)so wie es hier unten abgebildet ist. Syn | _________ _________ Tx 1________1 xxxxxxxx 1________1 xxxxxxx 1 Da ich noch ganz neu auf diesem Gebiet freue mich über jede Hilfe oder Tipps oder was auch immer. Frank
Gast
#1301596
Also deine Infos sind recht rar ... als Tipp für eine feste Nachricht: Schreibe die gesamte Nachricht in einen std_logic_vector. Zu jedem Takt gibst Du das MSB auf einen Ausgang und machst einen Shift nach links auf den Vektor. Fertig. > Syn | _______ _________ > Tx 1________1 xxxxxxxx 1________1 xxxxxxx 1 Mal doch bitte das Timing nochmal und nimm die Tags (pre) und (/pre) in eckigen Klammern, dann geht die Formatierung nicht flöten ;-) Noch ein paar Fragen: Mit welcher Geschwindigkeit sollen die Datenbits herausgeschoben werden? Wieviele Datenbits sind das? Was ist dein FPGA-Takt? Welches Signal hast du, dass du weißt, dass eine Übertragung gestartet werden soll?
Gast
#1301680
Hallo Frank, du schreibst... >Da ich noch ganz neu auf diesem Gebiet freue mich über jede Hilfe oder >Tipps oder was auch immer. Wie "neu" bist du denn auf dem Gebiet??? Wie soll die Hilfe aussehen? In Form von Links, Büchertipps oder Musterlösungen? Du findest mit google ein paar schöne Seiten im Web -> z. B. http://www.vhdl-online.de/tutorial/ oder http://tams-www.informatik.uni-hamburg.de/vhdl/doc/ajmMaterial/vhdl.pdf Es gibt auch eine ganze Reihe guter Bücher -> z. B. VHDL-Synthese: Entwurf digitaler Schaltungen und Systeme von Jürgen Reichardt und Bernd Schwarz Wenn ich mich recht erinnere ist das DE2 ein Board von Altera. Ich kenne mich leider nur ein wenig mit den Boards von Xilinx aus, aber ist bei dem Board nicht eine CD mit Beispielen? Antwort schreibenBitte melde dich an, um einen Beitrag zu schreiben. |
Anzeige
|
