layout von Adapter Platine

OP #1302029
Lesenswert?

Hi zusammen,

ich hab ein Adapterboard für 2 Platinen gelayoutet. Ist eigentlich nicht 
viel drauf, bis auf Verbindungsleitungen und einem AD-Wandler der mit 
einer Samplerate von 1kSamples/s betrieben wird. Also die Leitungen von 
diesem sollten keine Probleme sein. Auf den oberen Leitungen laufen 
allerdings Rechtecksignale mit rbit=10Mbit/s. Mit Oberwellen sind das 
also einige MHz. Könntet ihr euch bitte mal das Layout anschauen, ob ich 
mir da Probleme einfang. Das Toplevel(rote Fläche) ist hierbei die 
Massefläche. Macht es denn vor allem ein Problem, dass da freie Flächen 
durch die Pfostenstecker sind? Denn normalerweise sollte die Massefläche 
ja keine Unterbrechungen haben. Die blaue große Fläche ist nicht mit 
Masse verbunden, sondern nur um das Säurebad nicht unnötig mit Kupfer zu 
überfluten.

Wäre euch echt dankbar wenn ihr mit eure Einschätzung sagen könntet. 
Achso, der AD-Wandler hat ne Auflösung von 12 Bit und in der Application 
note steht nichts von getrennten Massen (LTC1288 - 
http://www.datasheetcatalog.org/datasheet2/5/0qlg5yhxloeyf9ihh0p18l3yr8yy.pdf)

Gruß und Danke!
Angehängte Dateien:
OP #1302375
Lesenswert?

Hallo Hubert,

hm habe ich dann nicht das Problem dass wieder meine Massefläche durch 
Leiterbahnen unterbrochen ist? Bei meinem letzten Layout hab ich nämlich 
genau das gemacht, und da wurde mir gesagt, dass man das niemals machen 
sollte, weil man sich dann Störungen einfängt!

Gruß
#1302843
Lesenswert?

Mit den 5V meinte ich den Bottom Layer links oben.
Bei den Rs weiss ich nicht was drüber läuft, ich würde sie ganz zusammen 
setzen.
Womit du dir mehr Störungen einhandelst, eine Fläche die auf GND liegt, 
oder eine die ein unbestimmtes Potential hat, kannst du dir selbst 
aussuchen.

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren