Gast
#1306711
Hallo, ich steuere über den Avalon-Bus vom NIOS aus meine VHDL-Logik an und lese darüber auch wieder Werte über den Avalon-Bus in den NIOS zurück (Studienarbeit). Die selbstgeschriebene Logik läuft mit einem Takt von 25MHz, der NIOS hingegen mit 100MHz, die Taktsignale werden innerhalb einer PLL generiert (fester Bezug zueinander). Die Werte an meine Logik zu senden stellt kein Problem dar, da über einen Dual-Clock-Speicher verbunden. Meine Frage betrifft allerdings, ob ich problemlos einen 32-Bit-Wert wieder zurücklesen kann, d.h. prüft Quartus automatisch, ob es zu einer Timing-Verletzung kommen würde oder sollte ich durch Oversampling noch vor der Übergabe an den Bus mich selbst darum kümmern? Eine Warnmeldung erhalte ich nicht und leider habe ich bei den Altera-Dokumenten keine ähnliche Problemstellung gefunden. Würde mich freuen, wenn mir jemand mit mehr Erfahrung eine Tipp geben könnte.