Gast
#1315702
Hallo zusammen, bei einer meinen doppelseitigen Platinen ist es so, dass ich Polygone "oben" als +5V und "unten" als GND benutze, so lässt sich das Layout gut optimieren. Da ich die Theorie der Störungen nicht genau verstehe, eine Frage - wird das Probleme verursachen? Dies ist eine Platine mit einem Mikrocontroller, also "digital". Die Abblockkondensatoren machen mir Sorgen, die stehen zwar neben jeder IC, klemmen aber virtuell zwischen den Layern... Danke für die Antworten!