mikrocontroller.net

Forum: FPGA, VHDL & Co. FPGA in VHDL modellieren


Autor: tom (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hi,
mich würde mal interessieren, ob man einen FPGA in VHDl modellieren 
kann. Wie würde ich einen FPGA oder andere digital programmierbare 
Logikbausuteine in VHDL beschreiben. Hat das schon mal jemand versucht? 
Wäre interessant, ob man damit die Funktionsweise eines FPGAs 
anschaulicher machen könnte.

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> ob man einen FPGA in VHDl modellieren kann.
Ja, natürlich. Mit VHDL kannst du Systeme (insbesondere Hardware) 
beschreiben, und was ist ein FPGA selber schon anderes, als Flip-Flops 
und Logik.

> Hat das schon mal jemand versucht?
Ich würde vermuten Xilinx, Lattice und die anderen FPGA-Hersteller 
werden ihre FPGAs auch in VHDL oder Verilog beschreiben und simulieren.

> Wäre interessant, ob man damit die Funktionsweise eines FPGAs
> anschaulicher machen könnte.
Glaube ich kaum.
Das wäre, wie wenn du sagst: Wenn ich weiß, wie ein Gehirn aufgebaut 
ist, dann weiß ich, wie Denken funktioniert.

Autor: Antti Lukats (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
ooo zu wissen was die BASIS in FPGA ist macht SEHR viel sinn.

leider versuchen meist die leute ungeheuer kompliziertes VHDL
zu schreiben, und haben keine ahnung oder vorstellung wie
das in FPGA implementiert sein konnte. und naturlich machen
dann die synthese tools nicht immer mit

es gab fruer projekt names MPGA meta programmable gate array
das war ein voll runtime konfigurierbares embedded FPGA
wurde selber in FPGA implementiert...

Antti

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> ooo zu wissen was die BASIS in FPGA ist macht SEHR viel sinn.
Ja, meine Worte.
Aber zu wissen, wie die VHDL-Beschreibung /des FPGAs an sich/ aussieht, 
ist dazu nicht nötig. Es reicht aus, die Bauteile des FPGAs zu kennen, 
und welche Betriebsarten sie einnehmen können, und welche 
Einschränkungen sich daraus ergeben.
Wenn solche Grundlagen ignoriert werden, dann wird ein FPGA-Design 
langsam oder unimplementierbar.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.