FPGA in VHDL modellieren

[tom (Gast)]

Hi,
mich würde mal interessieren, ob man einen FPGA in VHDl modellieren 
kann. Wie würde ich einen FPGA oder andere digital programmierbare 
Logikbausuteine in VHDL beschreiben. Hat das schon mal jemand versucht? 
Wäre interessant, ob man damit die Funktionsweise eines FPGAs 
anschaulicher machen könnte.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

> ob man einen FPGA in VHDl modellieren kann.
Ja, natürlich. Mit VHDL kannst du Systeme (insbesondere Hardware) 
beschreiben, und was ist ein FPGA selber schon anderes, als Flip-Flops 
und Logik.

> Hat das schon mal jemand versucht?
Ich würde vermuten Xilinx, Lattice und die anderen FPGA-Hersteller 
werden ihre FPGAs auch in VHDL oder Verilog beschreiben und simulieren.

> Wäre interessant, ob man damit die Funktionsweise eines FPGAs
> anschaulicher machen könnte.
Glaube ich kaum.
Das wäre, wie wenn du sagst: Wenn ich weiß, wie ein Gehirn aufgebaut 
ist, dann weiß ich, wie Denken funktioniert.

[Antti Lukats (Gast)]

ooo zu wissen was die BASIS in FPGA ist macht SEHR viel sinn.

leider versuchen meist die leute ungeheuer kompliziertes VHDL
zu schreiben, und haben keine ahnung oder vorstellung wie
das in FPGA implementiert sein konnte. und naturlich machen
dann die synthese tools nicht immer mit

es gab fruer projekt names MPGA meta programmable gate array
das war ein voll runtime konfigurierbares embedded FPGA
wurde selber in FPGA implementiert...

Antti

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

> ooo zu wissen was die BASIS in FPGA ist macht SEHR viel sinn.
Ja, meine Worte.
Aber zu wissen, wie die VHDL-Beschreibung /des FPGAs an sich/ aussieht, 
ist dazu nicht nötig. Es reicht aus, die Bauteile des FPGAs zu kennen, 
und welche Betriebsarten sie einnehmen können, und welche 
Einschränkungen sich daraus ergeben.
Wenn solche Grundlagen ignoriert werden, dann wird ein FPGA-Design 
langsam oder unimplementierbar.