Division in Hardware

Hallo,

ich benutze den Cyclone III von Altera mit Quartus II als 
Entwicklungsumgebung und schreibe in Verilog. Nur mal so als Überblick.

Meine Frage ist:
Was passiert wenn ich zwei 32 Bit Register dividieren möchte und in 
Verliog schreibe. assign erg = a / b;

Nach dem compilieren baut mir Quartus ein Module mit über 1000 LEs.

Es gibt von Altera ja auch dieses Cookbook wo ein fertiger divider drin 
ist und der nach einem bestimmten Algorithmus läuft.

Wo ist da der Unterschied zum vorherigen dividieren?

Gruss mcl024