shr mit std_logic_vector und signed

[Mark (Gast)]

Hallo -

Folgendes Problem:

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsinged.all;

..
..

(das hier funktioniert)

test := shr(input,count);

(nun soll input signed werden)

s_input := signed(input);

test := shr(s_input,count);    <<<<< funktioniert nicht!!

Das Signal input ist ein std_logic_vector(16 downto 0), und ist 
eigentlich ein signed.

Die numeric_std darf ich nicht verwenden..
Wie kann ich den input konvertieren, so dass die shr Funktion 
funktioniert?

Wäre sehr dankbar!

Mark

[Klaus F. (kfalser)]

vielleicht so :

test := shr(std_logic_vector(s_input),count);

Aber warum zuerst auf signed wandeln und dann wieder zurück?
Auch wenn es keine richtige Umwandlung ist, sondern nur eine andere 
Interpretation des Vektors.

[dito (Gast)]

Ist test evt. vom Typ signed?

[dito (Gast)]

Sorry, meinte vom Typ unsigned.

[dito (Gast)]

Du musst aber auch das Package ieee.std_logic_signed einbinden.

[D. I. (Gast)]

und warum darfst du numeric_std nicht verwenden?