Gast
#1358433
Hallo zusammen, nachdem sich meine Idee einen "kohärenten" Pulsgenerator mittels µC zu realisieren hier --> Beitrag "20 MHz clock von 100 MHz XO" zerstreut hat, greife ich das Ganze jetzt in diesem Unterforum nochmal auf. Mit "kohärent" ist in meinem Fall folgendes gemeint: Es wird ein sehr präziser uns stablier 100 MHz Quarzoszillator verwendet um ein HF-Signal zu generieren. Dieses wird gesendet und nach dem Empfang mit Hilfe von weiteren Signalen die sich aus den 100 MHz speisen, also kohärent, auf 12,5 kHz herab gemischt. Senden und Empfangen erfolgt gepulst, Stichwort range-gating, mit einer Pulsrepititionsrate (PRR) von 100 kHz. Diese PRR die auch den ADC zur Abtastung meines zu messenden Signals triggert, muss natürlich wieder aus den 100 MHz kohärent abgeleitet werden. Phaseninformation ist für uns sehr wichtig. Für die variable Pulserzeugung (pw >= 100 ns, range gating <= 5 µs) will ich jetzt einen CPLD oder FPGA nutzen. Beide könnten direkt von der 100 MHz Quelle getaktet werden. Ist es nun besser die 100 kHz PRR intern im CPLD/FPGA zu erzeugen oder sollte ich diese lieber durch einen externen Teiler als Trigger für die Pulserzeugung bereitstellen? Intern hätte den Vorteil das sich die PRR leicht ändern lässt. Wäre hier ein CPLD oder FPGA vorzuziehen? (Signallaufzeit, jitter...) Das ganze soll in eine, schon vorhandene, Struktur mit Mega32 (der sich um den ADC und die Kommunikation via USB kümmert) via TWI so eingebettet werden, dass man die Pulsbreite und das rage gating einstellen kann. Es werden vom CPLD/FPGA keine Höchstleistungen verlangt was Geschwindigkeit (100 MHz) und Komplexität (TWI und Pulsgenerator) angeht. Also, welchen nehmen? Vielen Dank schonmal vorab für eure Hilfe grüße christian