Hallo! Es geht um die Schaltung eines alten Klausurbeispiels. Hier ist diese zu finden (Beispiel 1): http://www.ife.tugraz.at/LV/Pr_fragen/est2/v_est2_29_01_09.pdf Ich vermute ja mal, dass es eine XOR Verknüpfung bestehend aus 6 Transistoren darstellen soll. Mir ist eigentlich alles klar, bis auf den Fall, dass beide Eingänge high sind. Meiner Meinung nach kommt dann undefiniert heraus, oder? Oder hat es vielleicht etwas damit zu tun, wie BULK geschalten ist? Das beschäftigt mich jetzt schon längere Zeit und auch beim stöbern im Internet bin ich auf keine Erklärung gestossen. Aber vielleicht kann ja hier jemand helfen? MfG Simon
> Ich vermute ja mal, dass es eine XOR Verknüpfung bestehend aus 6 > Transistoren darstellen soll. Du könntest falsch vermuten :-o Wie wäre es mit einem NAND? PMOS leitet, wenn der Eingang auf 0V ('0') NMOS leitet, wenn der Eingang auf 5V ('1') --> nur wenn beide Eingänge auf '1' sind, kommt am Invertereingang eine '1' heraus --> die vier Transistoren vor dem Inverter bilden ein UND.
Gast
#1362307
Ist vielleicht richtig. Geht auch mit der Formulierung "positive Logic" einher. Diese gibt es schon lange nicht mehr, aber Lehrkräfte sind doch meistens etwas hinterher.
Hmm? Das versteh ich jetzt nicht. - Die beiden PMOST Transistoren rechts oben schalten doch VDD durch, wenn am Eingang low/low anliegt. - Wenn jeweils an einem Eingang high und am anderen low anliegt, schaltet jeweils einer der NMOST Transistoren durch, da das low Signal als Masse aufgefasst werden kann und damit eine Spannungsdifferenz zum durchschalten entsteht. - Aber wenn jetzt beide high sind, dann gibt es doch keine Spannungsdifferenz zu Masse und somit dürfte weder NMOS noch PMOS durchschalten !? Auf das XOR bin ich übrigens gekommen, weil ich mit dachte, dass es sich hier auf Seite 2 um die selbe Schaltung handeln sollte: http://mts.hindawi.com/utils/GetAcceptedMsFile.aspx?msid=803974&vnum=3&ftype=manuscript
> Geht auch mit der Formulierung "positive Logic" > einher. Diese gibt es schon lange nicht mehr Um die Formulierung ist es etwas ruhiger geworden. Positive Logik gibt es nach wie vor ;-) Der Vorteil ist, dass sich die eine Darstellung ohne Probleme in die jeweils andere Umwandeln lässt... Positive Logik: High = 5V, Low = 0V Negative Logik: Low = 5V, High = 0V A B Out 0V 0V 0V 0V 5V 0V 5V 0V 0V 5V 5V 5V Positive Logik: UND Negative Logik: ODER A B Out 0V 0V 0V 0V 5V 5V 5V 0V 5V 5V 5V 5V Positive Logik: ODER Negative Logik: UND
Gast
#1362319
es ist ein XOR... A B Z 0 0 0 - PMOSe leiten VDD an inverter eingang weiter 0 1 1 - VDD wird durch B nicht geleitet.. NMOS Leitet A an Inverter Eingang 1 0 1 - VDD wird durch A nicht geleitet.. NMOS Leitet B an Inverter Eingang 1 1 0 - VDD wird durch A und B nicht geleitet.. NMOSe Leiten A und B an Inverter Eingang
erd schrieb:
> es ist ein XOR...
Ja, richtig, die Doppel-Null am Eingang hatte ich übersehen...
Gute Nacht ;-)
erd schrieb: > es ist ein XOR... > > A B Z > 0 0 0 - PMOSe leiten VDD an inverter eingang weiter > 0 1 1 - VDD wird durch B nicht geleitet.. NMOS Leitet A an Inverter > Eingang > 1 0 1 - VDD wird durch A nicht geleitet.. NMOS Leitet B an Inverter > Eingang > 1 1 0 - VDD wird durch A und B nicht geleitet.. NMOSe Leiten A und B > an Inverter Eingang Bis auf den letzten Punkt stimme ich mit dir vollkommen überein. Warum werden bei 1/1 A und B an den Inverter Eingang geleitet? Wo entsteht da die Spannungsdifferez, damit die NMOSe durchschalten?
Gast
#1362327
Ich habe mal ge'googelt. Es müßte ein NAND sein. Mal CMOS NAND eingeben. P.S.: Positive Mos Logic war wohl PMOS-Logic. Die hatten wohl -13V Spannung.
Michael schrieb: > Ich habe mal ge'googelt. Es müßte ein NAND sein. Mal CMOS NAND eingeben. > P.S.: Positive Mos Logic war wohl PMOS-Logic. Die hatten wohl -13V > Spannung. Das kann ich mir ehrlich gesagt nicht vorstellen, dass das ein NAND sein soll. Hättest du mal einen direkten Link zu einer Schaltung, die du gefunden hast?
Was sollen das für komische Bauteile sein, die wie Durchführungskondensatoren gezeichnet sind, mit bzw. ohne nem Kreis? Wenn das Transmissionsgatter sind, dann ist die Funktion ein EXOR. Allerdings würde es so nie realisiert werden, da beim Umschalten kurzzeitig beide Eingänge miteinander kurzgeschlossen werden. Das kann dann die lustigsten Effekte haben, da man üblicher Weise CMOS-Eingänge als hochohmig annimmt. Wenn diese ulkigen Symbole aber FETs sein sollen, dann ist in der Tat bei 11 der Inverter dahinter floatend. Bei U_GS = 0V sind ja beide FETs ohne Kreis hochohmig. Würde sagen, eine typische, praxisferne Lehrerschaltung mit merkwürdigen Symbolen. Peter