Hallo, für die hobbymäßige Ablösung der Hardware eines Altgerätes benötige ich den Anschluß eines sram an einen ATmega 2561. Latch soll ein 74AHC573 werden, der sram selbst von Reichelt (Best.-Nr. 628128) kommen. Da Datenerhalt im ausgeschalteten Zustand erforderlich ist, soll ein MAX691 die nötigen Signale bereitstellen. Dazu mal folgende Fragen, da ich "hardwareseitig" nicht mehr auf der Rolle bin: 1. Ist der MAX691 noch "state-of-the-art" oder nimmt man da heute etwas anderes? 2. Gleiche Frage zum 74AHC573 mit der Frage, wo Kleinstmengen verfügbar sind? Reichelt Fehlanzeige, Segor, Conrad auch. Danke für alle konstruktiven Anworten. Thomas
Hallo Thomas! Zu Frage 2: Eventuell helfen dir auch die Typen 74LVX573 oder 74VHCT573 weiter. Beide sollten laut Datenblattlage die erforderlichen Geschwindigkeiten schaffen und sind bei Reichelt verfügbar. Viele Grüße, Sven
Hallo, er hat dich nicht geschrieben, wie schnell er den AVR überhaupt betreiben will... :-) Zumindest 74ACT573N hat Segor noch im Abverkauf gelistet. Zum Datenerhalt und weil es ja früher durchaus auch so gemacht wurde: Spannung vom Ram über Schottky-Diode, Spannung von einer Batterie über Schottkydiode. BrownOut vom AVR passend setzen und externen PullUp am /CS des Ram müßte eigentlich schon reichen. Gruß aus Berlin Michael
Hallo Michael! Da hast du natürlich recht. Ich bin von der Maximalfrequenz, also 16 MHz ausgegangen. Interessanterweise ist die Holdzeit der Adressleitungen laut Datenblatt des ATmega aber nicht von der Taktfrequenz abhängig, sondern immer bei 5ns. Dafür sind dann in der Tat aber die HCT's schon überfordert. Gruß, Sven
Hallo, Sven Meier schrieb: > Hallo Michael! > > Da hast du natürlich recht. Ich bin von der Maximalfrequenz, also 16 MHz > ausgegangen. Interessanterweise ist die Holdzeit der Adressleitungen > laut Datenblatt des ATmega aber nicht von der Taktfrequenz abhängig, > sondern immer bei 5ns. Dafür sind dann in der Tat aber die HCT's schon > überfordert. ich habe jetzt nur schnell ins Mega2560 Datenblatt geschaut, die Low-Adresse liegt für eine H-Phase des Taktes an, das sind bei mir bei 16MHz Takt sind 32ns... Hätte mich jetzt auch gewundert, weil bei mir 16MHz immer mit HCT oder HC gingen. Meine Rams waren da eher mal zu langsam (alte 70ns Teile...). Gruß aus Berlin Michael
Michael U. schrieb: > Hallo, > > er hat dich nicht geschrieben, wie schnell er den AVR überhaupt > betreiben will... :-) Dammich, natürlich wieder etwas vergessen. 16MHz sollen es schon sein und als Bauform SMD. Danke für die Infos, also werde ich mal den ersten Versuch mit einem HC573 wagen. Was den MAX betrifft, so werde ich vielleicht das Konzept umstellen. Jetzt werden Konfigurationsdaten im sram gehalten (12kB). Der Rest sind aktuelle Systemdaten, die sowieso bei jedem Start neu eingelesen werden. Die Konfigurationsdaten könnte ich ja in einem zusätzlichen SPI-EEPROM unterbringen und beim Start in den sram kopieren, dann spare ich die MAXerei. Gruß Thomas
Michael U. schrieb: > Hätte mich jetzt auch gewundert, weil bei mir 16MHz immer mit HCT oder > HC gingen. Meine Rams waren da eher mal zu langsam (alte 70ns Teile...). Da wäre ich ja fast in die nächste Falle getappt, der sram hätte auch nur 70ns. Da muss ich wohl weiter suchen. Thomas
Reichelt hat auch 55ns RAMs dan brauchst du ggf nur einen Wait state.
Hallo Michael, hallo Thomas!
@Michael:
Du hast recht mit der Länge des anstehenden Adresswortes. Dies steht in
der Tat für eine High-Phase an und das sind auch in der Tat 32ns bei 16
MHz. Der Teil wird auch kein Problem darstellen, selbst bei den "alten"
HC-Typen ist das unkritisch.
Das Problem könnte sich nur in der Holdzeit von ALE-Low bis ungütlig
werden der Adressleitungen äußern. Dies ist beim verwendeten Controller
mit 5ns fix angegeben. Auch die Holdzeit des Latchbausteins liegt bei
den HC-Typen bei 5 ns. Das bedeutet meiner Meinung nach, dass dir bei
ungünstigem Skew durch die Leiterbahnen die Bits das Latches noch im
letzen Moment kippen könnten und somit keine gültige Adresse mehr
anliegt. Der Absatz im Datenblatt dazu besagt folgendes:
>>
9.1.2 Address Latch Requirements
Due to the high-speed operation of the XRAM interface, the address latch
must be selected with
care for system frequencies above 8 MHz @ 4V and 4 MHz @ 2.7V. When
operating at conditions
above these frequencies, the typical old style 74HC series latch becomes
inadequate. The
External Memory Interface is designed in compliance to the 74AHC series
latch. However, most
latches can be used as long they comply with the main timing parameters.
The main parameters
for the address latch are:
• D to Q propagation delay (tPD).
• Data setup time before G low (tSU).
• Data (address) hold time after G low (TH).
The External Memory Interface is designed to guaranty minimum address
hold time after G is
asserted low of th = 5 ns. Refer to tLAXX_LD/tLLAXX_ST in “External Data
Memory Timing” Tables 31-
9 through Tables 31-16 on pages 381 - 384. The D-to-Q propagation delay
(tPD) must be taken
into consideration when calculating the access time requirement of the
external component. The
data setup time before G low (tSU) must not exceed address valid to ALE
low (tAVLLC) minus PCB
wiring delay (dependent on the capacitive load).
<<
@Thomas:
Die Geschwindigkeit des SRAM selbst ist das weniger kritisch. Die Länge
der OE bzw. WR-Impulse kann ja durch die Einstellung von Waitstates
verlängert und damit auch an langsamere Speicher angepasst werden. Dies
geht bei diesem externen Businterface eben leider nur nicht für den
ALE-Puls bzw. die Gültigkeit der Adressbits danach. Ein 70ns SRAM sollte
also anschließnar sein.
Viele Grüße,
Sven
Hallo Sven, danke, dann steht also wieder die Suche nach einem 74AHC573 auf dem Programm, ich habe da keine Lust, mit geht, geht vielleicht, geht nicht herumzuexperimentieren. Da viel auf den sram zugegriffen wird, sind schnelle Zugriffe schon interessant und für die wenigen Exemplare spielt der Preis keine Rolle. Mal bei Digikey vorbeischauen, wird ja mal wieder eine Sammelbestellung geben. Gruß Thomas
Hallo, dann nimm die ACT, wenn Segor die noch hat. Die sind laut Datenblatt sogar noch minimal schneller, wenn ich nichts übersehen habe. Gruß aus Berlin Michael
Also laut Aussagen von Benedikt der das XMEM sehr excessiv und vielfältig einsetzt sind die HC ausreichend und die im AVR Datenblatt empfohlenen Typen aufgrund ihrere Störanfälligkeit bei schlechtem Layout weder zu empfehlen noch nötig.
@Läubi: Danke für die Info. Ich werde nun doch erst einmal auf einen Versuch mit einem HC573 setzen. Dann sehe ich weiter... Gruß, Thomas
Wobei ich letzthin beim Nachbau der Benedikt'schen LCD-Lösung erst ein HC573 von Fairchild drin hatte, die Sache aber erst dann ins Rollen kam als ich es durch ein Exemplar von NXP ersetzte.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.