Hi, ich würde mich freuen, wenn ihr mal kurz einen Blick auf das Layout werfen könntet. Den Design Rule Check hat das Board bestanden, trotzdem würde ich gerne wissen was man noch etwas verbessern könnte. Ich danke euch!
Angehängte Dateien:
-
programmer_v0_1.png
60 KB
Ich nehme mal an, das die roten Linien unten und die blauen oben, die Leiterbahnen darstellen sollen ! Wie willst du z.B. bei CN1 die blaue Linie verlöten, wenn das Bauteil drauf sitzt ???? Muß ja von oben verlötet werden, sonst hat es ja kein Kontakt.
Stimmt, die roten und blauen Linien sind die Leiterbahnen (Top - bzw Bottom). CN1 ist eine USB Buchse (bedrahtet), sollte also kein Problem darstellen, diese einzulöten.
Das war ja auch nur ein Beispiel. Was ist mit den anderen Bauteilen, wo das so ist ? Wenn alles lötbar ist, wenn die Bauteile drauf sind, dann ist ja alles ok. Die Leiterbahnen sind zu nah am Rand, wenn du selber ätzt. 1-2 mm Platzt lassen. Sonst können sie weg geätzt werden.
bei 2-seitigen Layouts sind die Bohrungen durchkontaktiert. Somit besteht auch bei bestückten Bauteilen die Möglichkeit bei Bahnen die z.B. oben verlaufen an den Pads unten zu verlöten.
Stimmt, hätte ich vielleicht ergänzen sollen. Die Platine soll gefertigt werden.
Vielleicht sollte erst mal geklärt werden ob die Leiterplatte selbstgeätzt, oder in der Fabrik gefertigt werden soll. Vias soll man sich wohl denken? Da könnte ruhig etwas mehr Fleisch dran. Wenigstens 1/2 Pad-Durchmesser würde ich sagen. Nützlich ist eine Beschriftung auf den jeweiligen Leiterbahnlayern damit die Seiten nicht vertauscht werden. Wie sieht es mit Befestigungsbohrungen aus oder ist die Elektronik freischwebend? Die blauen Leiterbahnen oben links unter dem Chip könnten gleichmäßigere Abstände haben. So sieht das etwas gequält aus. Versorgungsleitungen +V und GND würde ich doppelt so breit wie die Signalleiterbahnen machen. Das ließe auch einen bessere Einschätzung, auch unter EMV-Gesichtspunkten zu.
Danke für die zahlreichen Verbesserungsvorschläge. Im Anhang befindet sich die geänderte Version. Befestigungsbohrungen werden nicht benötigt, da die Platine auf den Buchsenleisten P2 und P1 steht (zumindest ist es so vorgesehen - ich hoffe mal das klappt zufriedenstellend).
>Befestigungsbohrungen werden nicht benötigt, da die Platine auf den >Buchsenleisten P2 und P1 steht... Kann man so machen wenn die Baugruppe nicht starken Vibrationen oder Massenbeschleunigungskräften ausgesetzt wird. Das würde dann sonst schnell zu kalten Lötstellen führen. Die Viagröße scheint mir noch etwas unbefriedigend. Herstellungstechnisch ist das wohl machbar. Warum ist die dicke rote Leitung unten rechts nicht gerade durchgehend? Man sollte auch auf gleichmäßige Isolationsabstände achten. Die blauen Leitungen unten könnten auch noch ein wenig Feinschliff bezüglich einer harmonischen Verlegung vertragen. Schön das die Versorgungleitungen etwas breiter sind, aber gewöhnlich(sofern es keine chips mit o.K. sind) haben IC immer zwei Betriebsspannungsanschlüße. Bei dem quadratischen IC (ohne Bezeichner) und dem LPC925 sehe ich nur eine Leitung der Versorgung zugehörend. Außerdem sollten dicke Bahnen einer Signalgruppe durchgehend gleich breit sein. Bei dem SMD-Chip kann man den kleinen blauen Stummel bis nach oben zu der Bahn mit der selben Signalgruppe durch verlegen und spart so noch eine Via und einen Umweg. Die Pads von C6 KANN man etwas größer machen, wenn man das ganze noch optimieren möchte. Die kurze Verbindung von F1 über C5 zum CN1 dann bitte genauso breit, bitte. Was mir noch auffiel, ist das das quadratische Chip keinen Rotationsbezugspunkt hat(also quasi wo Pin 1 ist). Die anderen ICs benutzen dafür einen viereckigen Pad. Wenn die Leiterdichte höher wäre, wäre die Strategie die roten Leitungen horizontal und die blauen Leitungen vertikal vorzugsweise zu verlegen Erfahrungsgemäß vorteilhafter und ließe einen kompakteren Aufbau zu. Ansonsten ist das ganze schon ganz anständig aber man kann natürlich nur dazu Tips geben zu Fakten die bekannt sind. In Zukunft wäre ein Schaltplan zusätzlich zweckmäßiger um zu sehen ob da nicht noch Fehler drin sind die sich in das Layout mitschleppen.
Hi, erstmal vielen Dank für die vielen Verbesserungsvorschläge. Ich werd versuchen, die morgen umzusetzen. Danke! Im Anhang befindet sich, wie von dir vorgeschlagen, der Schaltplan. Funktionsweise: Der Reset LPC (Mikrocontroller) generiert ein Timing auf der Reset Leitung, um die beiden anderen Mikrocontroller (LPC936 bzw. LPC925) zu programmieren. Mit den Transistoren T1 bis T3 wird der zu programmierende Mikrocontroller ausgewählt. Im Wesentlichen war das die komplette Funktion. PS: Ich hab ein PDF angehängt, da man die Schaltung als *PNG schlecht erkennt.
@Bernhard PDF ist kein Problem. Nun zum Schaltbild: Beim Spannungsreglerausgang fehlt der Knotenpunkt mit C6 usw. C6 ist üblicherweise auf der Eingangsseite, oder? Reicht so eine kleine Kapazität bei der Stromaufnahme? (In der Regel gilt ca. 1µF/1mA) Wird der Reset nur extern erzeugt? (Dann ist daran nichts auszusetzen) Die Taktung der Chips erfolgt jeweils intern? Scheint ja ohnehin alles asynchron und seriell zu sein. (Taktung intern man machen wenn äußere Einflüsse keine Rolle spielen). Die Vorwiderstände von den LEDs sind nicht stimmig. Mal 220Ohm, 1kOhm, oder 3,3kOhm. Selbst wenn die Pegel unterschiedlich sind und von einer Sorte Niedrigstromleds ausgegangen werden kann scheinen die Werte zumindest bemerkenswert und sollten noch mal berechnet, bzw.geprüft werden was aber keinen Einfluss aufs Layout hat. Ansonsten ist mir nichts wesentliches aufgefallen. Ich habe jetzt nicht Schaltbild mit dem Layout verglichen. Das kann die CAD-Software besser. Irrtum vorbehalten.
Noch was zu den LEDs. Ich kenn die nur mit 3pol.Footprint wie bei den Transistoren. Sind die gewählten Footprints korrekt?
>C6 ist üblicherweise auf der Eingangsseite, oder? >Reicht so eine kleine Kapazität bei der Stromaufnahme? >(In der Regel gilt ca. 1µF/1mA) Ups, da ist was schief gegangen. Danke für den Tipp! >Wird der Reset nur extern erzeugt? >(Dann ist daran nichts auszusetzen) Der Reset wird vom LPC intern generiert. >Die Taktung der Chips erfolgt jeweils intern? >Scheint ja ohnehin alles asynchron und seriell zu sein. >(Taktung intern man machen wenn äußere Einflüsse keine >Rolle spielen). Jop, die Taktung erfolgt mit dem internen RC Oszillator. >Die Vorwiderstände von den LEDs sind nicht stimmig. >Mal 220Ohm, 1kOhm, oder 3,3kOhm. Selbst wenn die >Pegel unterschiedlich sind und von einer Sorte Niedrigstromleds >ausgegangen werden kann scheinen die Werte zumindest bemerkenswert >und sollten noch mal berechnet, bzw.geprüft werden was aber >keinen Einfluss aufs Layout hat. Die Werte von den Vorwiderständen stimmen teilweise nicht, die muss ich nochmal durchrechnen. Die Footprints von den LEDs sollten passen, die Teile gibts bei Digikey. Nochmals danke fürs kontrollieren!
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.