initialisierung: (nach OSC Fault)
1 | |
2 | |
3 | |
4 | |
5 | |
6 | |
Interrupt :
1 | |
2 | |
3 | |
4 | |
5 | |
6 | |
7 | |
der timer ist ausschließlich hierfür verwendet. Msp430F2274 mit CCE kompiliert
Tja, wenn du die Obergrenze für den Timer in jedem Interrupt
unregelmäßig verschiebst...
> TACCR0 += 500000; // Periode/(8/XTAL)
TACCR0 ist wieviele Bits breit?
schon klar, verdammt....... aus 50 000 wird schnell mal ne 500 000 blöder schreibfehler dann sind das die Überläufe, die ja bei 16bit desöfteren zustande kommen.... danke !
Zahlenwert ist geändert! Als Beispiel mal auf 50 gesetzt Aber ich bek. nur rotze heraus, siehe Anhang!
siehe anhang....
Angehängte Dateien:
-
signal.JPG
(9,3 KB)
Der "Spike" ist sicher kein Messproblem sondern so reproduzierbar erzeugbar? Hast du eine tatsächliche Oszi-Mitschrift zur Hand? Nebensächlich: Warum benutzt du den Continuous Mode (TACCR0...0xFFFF) statt den Up Mode (0...TACCR0)
moment ich gucke nach dachte ich hätte den upmode wenn ich continious habe ist mir alles klar.... dann kommen zwei interrupts oder? einer bei taccr0 und einer bei overflow. richtig?
sollte natürlich MC_1 sein statt MC_2.... diese blöden Makros kenn ich noch net auswendig.....
Weiss ich nicht. Ich habe nicht das Datenblatt zur Hand, sondern nur eine Übersicht eines Dritten (http://www.ccs.neu.edu/home/noubir/Courses/CSU610/S07/MSP430-Clock-Timers.pdf). Dort sind beide Fälle streng getrennt bzw. der Mixed-Fall nicht betrachtet.
Gast
#1380721
Ich nutze zwar für meine Zwecke den Cont. Mode mit Interrupt und mehreren CCRs, aber rein spontan fällt mir nur ein: schau dir mal die OUTMODx-Settings des TACCTL0-Registers an. Stimmt dies für deinen Zweck? Ich meine zu glauben, dass der Overflow eine separate ISR-Aktivierung hat, der sollte also bei die nicht ausgelöst werden. gruss gunb
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.