hi,
std_*logic(_vector), unsigned, signed, integer und entsprechende enums
sind die mittel der wahl in vhdl.
signed und unsigned sind definiert als vectoren auf std_logic (resolved)
dh. du musst eine laenge angeben und bei doppelten treibern gewinnt der
staerkere. integer sind als "set" definiert dh. du gibts den
zahlenbereich vor. arithmetik sollte auf signed/unsigned/integer
aehnlich funktionieren (aber obacht bei operationen wie
bereichsueberlauf etc.)
std_logic vs std_ulogic ...
scheint ein fast endloses thema zu sein. so wie lothar std_logic
(=resolved type) predigt denke ich gibt es gute gruende std_"u"logic
(unresolved types) zu verwenden. der unterschied hier ist der, ob der
vhdl compiler doppelte treiber zu einem signal akzeptiert (resolved)
oder nicht (not resolved).
aber dafuer gibt es andere threads :-)
/mfg