Suche "elegantere" Schreibweise

[Habe eine Frage (Gast)]

Hallo,

ich suche eigentlich nur für folgenden Ausdruck eine elegantere 
Schreibweise:

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
...
signal A : natural range 0 to 63;
signal B : std_logic;
...
-- A wird incrementiert wenn B = '1'. Ansonsten bleibt A gleich.
A <= A + to_integer(unsigned(std_logic_vector'('0' & B)));

Erstmal: Obiges funktioniert.
ABER: 3 Typenumwandlungen kommen mir etwas viel vor. Und mehr als 1 
Zeile sollte das auch nicht haben.
Wer hat eine "elegantere" Lösung?

[Läubi .. (laeubi)]

Habe eine Frage schrieb:
> Hallo,
>
> ich suche eigentlich nur für folgenden Ausdruck eine elegantere
> Schreibweise:
>
> library ieee;
> use ieee.std_logic_1164.all;
> use ieee.numeric_std.all;
> ...
> signal A : natural range 0 to 63;
> signal B : std_logic;
> ...
> -- A wird incrementiert wenn B = '1'. Ansonsten bleibt A gleich.
> A <= A + to_integer(unsigned(std_logic_vector'('0' & B)));
>
> Erstmal: Obiges funktioniert.
> ABER: 3 Typenumwandlungen kommen mir etwas viel vor. Und mehr als 1
> Zeile sollte das auch nicht haben.
> Wer hat eine "elegantere" Lösung?

A <= A+1 when B = '1' else A;

oder halt in nem prozess

process (A, B)
begin
 if B = '1' then
  A <= A+1;
 end if;
end process;

[Habe eine Frage (Gast)]

@Läubi:
Danke erstmal.
Nur...
Bei deiner Lösung generiert mir die Synthese einen Addierer plus 6 
Multiplexer. Bei meiner Lösung sind es 5 Multiplexer weniger!
Ich denke, das kann bei größeren Bitbreiten schon entscheidend sein.
Gut, über einen ELSE-Zweig mit der Addition von 0 habe ich schon 
nachgedacht, aber ich wollte es halt "kompakter" haben.
Ach ja, ich habe das Konstrukt in einem Process zu stehen.

[Stefan (Gast)]

A <= A+1 when B = '1' else A;


Sieht mir doch schwer nach Latch aus oder ? Gewollt ?


Grüsse,
Stefan

[Habe eine Frage (Gast)]

> A <= A+1 when B = '1' else A;
>
>
> Sieht mir doch schwer nach Latch aus oder ? Gewollt ?

Das gibt kein Latch.

[123 (Gast)]

http://www.mikrocontroller.net/articles/Rechnen_in_VHDL

[Läubi .. (laeubi)]

Habe eine Frage schrieb:
>> A <= A+1 when B = '1' else A;
>>
>>
>> Sieht mir doch schwer nach Latch aus oder ? Gewollt ?
>
> Das gibt kein Latch.

Was denn dann?

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity test is
    Port ( A : inout  STD_LOGIC_VECTOR (5 downto 0);
           B : in  STD_LOGIC);
end test;

architecture Behavioral of test is
begin
  A <= A+1 when B = '1' else A;
end Behavioral;

Ergibt:

Synthesizing Unit <test>.
    Related source file is "C:/daten/VHDL/minilog/test.vhd".
    Found 6-bit adder for signal <A$add0000> created at line 38.
    Summary:
  inferred   1 Adder/Subtractor(s).
Unit <test> synthesized.


=========================================================================
HDL Synthesis Report

Macro Statistics
# Adders/Subtractors                                   : 1
 6-bit adder                                           : 1
# Latches                                              : 1
 6-bit latch

[Habe eine Frage (Gast)]

Überzeugt!

[nixda (Gast)]

hi,

a <= a+1 when b=1 else a;

ergibt wenigstens eine kombinatorische loop bei b=1 und etwas konstantes 
bei b!=0.

also ist es ein latch + eine komb. loop ... beides ist nicht der hit, 
oder?

mfg
/u

[Läubi .. (laeubi)]

nixda schrieb:
> also ist es ein latch + eine komb. loop ... beides ist nicht der hit,
> oder?
Kommt halt drauf an was erreicht werden soll...
Hier Beitrag "Re: 74LS573 und 74LS245 im CPLD nachbilden" wollte jemand 
nen Logikgatter nachbauen welches ein Latch enthält... dann kann man 
schon eins bauen... Da sich 'Habe eine Frage' aber nicht weiter 
äußert...

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

nixda schrieb:
> also ist es ein latch + eine komb. loop... beides ist nicht der hit, oder?

> Erstmal: Obiges funktioniert.
> ABER: 3 Typenumwandlungen kommen mir etwas viel vor.
Und du hast damit wie erwähnt eine kombinatorische Schleife. Oder einen 
essentiellen Teil des Codes (namentlich den Takt) nicht mitgepostet.
Das hier:

library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;

entity ASTI is
    Port ( A : inout integer range 0 to 63;
           B : in  STD_LOGIC);
end ASTI;
architecture Behavioral of ASTI is
begin
   A <= A + to_integer(unsigned(std_logic_vector'('0' & B)));
end Behavioral;

ergibt nach der Synthese:

WARNING:Xst:2170 - Unit ASTI : the following signal(s) form a combinatorial loop: A<0>.
WARNING:Xst:2170 - Unit ASTI : the following signal(s) form a combinatorial loop: A<5>.
WARNING:Xst:2170 - Unit ASTI : the following signal(s) form a combinatorial loop: A<4>.
WARNING:Xst:2170 - Unit ASTI : the following signal(s) form a combinatorial loop: A<3>.
WARNING:Xst:2170 - Unit ASTI : the following signal(s) form a combinatorial loop: A<2>.
WARNING:Xst:2170 - Unit ASTI : the following signal(s) form a combinatorial loop: A<1>.

Und eine Kombinatorische Schleife ist i.A. nicht erwünscht:
http://www.lothar-miller.de/s9y/categories/36-Kombinatorische-Schleife

Wenn das Ganze also mal auf einen Takt bezogen wird (und nur das macht 
Sinn), dann sind diese drei Beschreibungen absolut gleichwertig:

library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;

entity ASTI is
    Port ( clk : in STD_LOGIC;
           A : inout integer range 0 to 63;
           B : in  STD_LOGIC);
end ASTI;

architecture Behavioral of ASTI is
begin

   -- Variante 1
   process begin
      wait until rising_edge(clk);
      A <= A + to_integer(unsigned(std_logic_vector'('0' & B)));  
   end process;


   -- Variante 2
   process begin
      wait until rising_edge(clk);
      if B='1' then A<=A+1; end if; 
   end process;


   -- Variante 3
   A <= A+1 when rising_edge(clk) and B='1';  

end Behavioral;

[Habe eine Frage (Gast)]

Ich will doch gar kein Latch haben...
Da die Zuweisung sowieso in einem synchronen Process steht, werde ich 
auch kein Latch bekommen.
Ich wollte doch nur eine kürze schreibweise für die Typkonvertierung 
haben...

[Habe eine Frage (Gast)]

@Lothar:

V1:
   process begin
      wait until rising_edge(clk);
      if B='1' then A<=A+1; end if;
   end process;

V2:
   process begin
      wait until rising_edge(clk);
      if B='1' then A<=A+1; else A<=A+0; end if;
   end process;

Bekommst du bei beiden Varianten die selben Syntheseergebnisse?

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Habe eine Frage schrieb:
> Bekommst du bei beiden Varianten die selben Syntheseergebnisse?
Exakt das selbe. Exakt gleich schnell.

[Habe eine Frage (Gast)]

@Lothar:

Danke!