Hallo! Ich stehe vor einem mir unlösbaren Problem. Wenn ich folgenden VHDL Code (nur relevante Teile angeführt) in ModelSim kompiliere wird die Fehlermeldung "Badly formed indexed name of "data". Index #2 is a range." ausgegeben.
1 | |
2 | |
3 | |
4 | |
5 | |
6 | |
Weiß jemand voran das liegen kann? Kompiliere ich den Code in Quartus II funktioniert es tadellos. lg Rooney