Hallo,
mittler Weile gibt es ja ADC die mit 24 bis hin zu 31 reellen Bit
Auflösung aufwarten. Nun weiß ich inzwischen - auch durch dieses Forum -
, dass das, was in den Dateneblättern steht, die eine, die Realität die
andere Seite der Medailie ist. Ich würde gern wissen, wie hoch ihr den
schaltungstechnischen Aufwand und das notwendige Know-How einschätzt, um
wirklich verlässliche 24-Bit zu erhalten. Mir ist klar, dass das nicht
mehr auf 'nem Breadboard geht, aber ich habe schon Meinungen gehört, die
sagen, 16-Bit seien schon nicht zu realsieren ohne durchdachtes Lay-out.
Was müsste man dann für Klimmzüge machen, um noch genauer zu werden?
Grüße, Alexander
@ Alex (Gast)
>sagen, 16-Bit seien schon nicht zu realsieren ohne durchdachtes Lay-out.
Ist auch so.
>Was müsste man dann für Klimmzüge machen, um noch genauer zu werden?
Vor allem erst mal den Unterschied zwischen [[Auflösung und
Genauigkeit]] erkennen.
Und dann feststellen, dass man sich bei 24 Bit echter Auflösung schon an
physikalische Grenzen heran begibt.
MFg
Falk
@ Falk: dann formuliere ich es mal so: Klimmzüge machen, damit bei 24
Bit möglichst keins im Rauschen untergeht.
>Und dann feststellen, dass man sich bei 24 Bit echter Auflösung schon an>physikalische Grenzen heran begibt.
Dann ist mir nicht verständlich, warum zb. TI mit dem ADS1281
einen ADC mit 32 Bit baut, wenn ich die letzen 8 oder 16 eh nicht
sinnvoll, weil am Rande der phsikalischen Grenzen sind.
Gruß, Alex
Alex schrieb:
>>Und dann feststellen, dass man sich bei 24 Bit echter Auflösung schon an>>physikalische Grenzen heran begibt.>> Dann ist mir nicht verständlich, warum zb. TI mit dem ADS1281> einen ADC mit 32 Bit baut, wenn ich die letzen 8 oder 16 eh nicht> sinnvoll, weil am Rande der phsikalischen Grenzen sind.
Die Marketingabteilung interessieren keine physikalischen Grenzen.
Gemäß der auf dieser Seite
http://www.elektroniknet.de/home/bauelemente/fachwissen/uebersicht/aktive-bauelemente/analogmixed-signal/datenblaetter-von-ad-wandlern-richtig-interpretieren/druckversion/
angegebenen Formel ENOB = SNR (in dB)/6,02, hat der 32bit ADC mit seinen
130dB SNR brauchbare 21,6bit.
Der Rest rauscht.
Meine Erfahrung ist, dass man etwa 16-18bit relativ einfach erreichen
kann, darüber ist das Layout wirklich sehr wichtig, denn z.B. SPI
Interface selbst erzeugt schon größere Störungen als die Auflösung, wenn
man die Masse nicht wirklich richtig wählt usw.
Falk Brunner schrieb:
> @ Alex (Gast)>>>sagen, 16-Bit seien schon nicht zu realsieren ohne durchdachtes Lay-out.>> Ist auch so.>>>Was müsste man dann für Klimmzüge machen, um noch genauer zu werden?>> Vor allem erst mal den Unterschied zwischen [[Auflösung und> Genauigkeit]] erkennen.> Und dann feststellen, dass man sich bei 24 Bit echter Auflösung schon an> physikalische Grenzen heran begibt.
Bei 24-Bit ist man (je nach Vorverstärkung) weit von den physikalischen
Grenzen entfernt.
5V / 2^24 = ~298 nV
Thermisches Rauschen bei R = 1 kOhm, T = 298 K, deltaF = 1 kHz -> vn ~
128 nV, hätte man am Eingang einen C mit 1 uF wären es 64 nV
(vereinfacht).
Was aber niemanden davon abhält z.B. die Bandbreite zu reduzieren
(bei deltaF = 1 Hz ist vn ~ 4 nV)
Zum Vergleich: Ein HP 34420 kommt auf ein Peak-To-Peak-Rauschen von 8 nV
(AD-Wandler ist dort ein Integrierender, Prinzip: siehe
http://www.hpl.hp.com/hpjournal/pdfs/IssuePDFs/1989-04.pdf)
Frei erhältliche ADCs wie der AD7190, AD7794, ADS1248, CS5534 etc lassen
sich, wenn man die Vorgaben aus den Datenblättern/Eval-Boards zum Layout
einhält, "relativ problemlos" ausreizen d.h. man kommt auf die dort
angegebenen Peak-To-Peak-Auflösungen.
Alex schrieb:
> Dann ist mir nicht verständlich, warum zb. TI mit dem ADS1281> einen ADC mit 32 Bit baut, wenn ich die letzen 8 oder 16 eh nicht> sinnvoll, weil am Rande der phsikalischen Grenzen sind.
Weil sie definitiv nicht an den physikalischen Grenzen sind.
Benedikt K. schrieb:
> Meine Erfahrung ist, dass man etwa 16-18bit relativ einfach erreichen> kann, darüber ist das Layout wirklich sehr wichtig, denn z.B. SPI> Interface selbst erzeugt schon größere Störungen als die Auflösung, wenn> man die Masse nicht wirklich richtig wählt usw.
Das wäre eine der Grundregeln beim Layout:
- Trennen des ADC-Teils vom restlichen System z.B. indem man
Buffer/Latches zw. ADC-SPI und dem Rest des Systems einsetzt. U.U.
reicht es aber auch schon, während der Messung keine SPI-Übertragungen
durchzuführen (auch kein Polling ob der ADC fertig ist).
- Keine digitalen Signale in der Nähe der analogen Eingänge bzw. der
Eingangsschaltung(en) und des analogen Teils des ADCs bzw. der gesamte
Teil ist frei von digitalen Leitungen
- Eingangssignal passend zum Filter (der Wandlungsrate) des ADCs (meist
Sinc^3/Sinc^4) filtern (viel im Sinne von n-Ordnung irgendwas Filter
hilft hier nicht in jedem Fall, sondern rechnen, simulieren, aufbauen
und testen)
- Abschirmung digitaler Signale mit der passenden Masse
- Eine gemeinsame Masse für die analoge und digitale Masse des ADCs (je
nach Wandler)
- Return-Paths beachten
- Bei der Spannungsversorgung von Delta-Sigma-Wandlern aufpassen, dass
diese keine Störungen im Bereich der Vielfachen der Modulator-Frequenz
erzeugt
- Entkopplung/Filterung der Spannungen direkt am ADC
- Impedanz der Zuleitungen so gering wie möglich halten, um die
Auswirkungen von Spannungsspitzen zu minimieren
etc. pp. (insb. bei schnellen ADCs kann das ganze noch deutlich
aufwendiger werden, wobei man dort meist mit dem Referenzentwurf des
Herstellers startet bevor man irgendetwas eigenes versucht)
Physikalische Limits gibt es praktisch nicht. Auch der Signalerkennung
unterhalb des Rauschens sind keine physikalischen Grenzen gesetzt.
Wirklich limitierende Quanteneffekte treten wohl erst in der
Größenordnung zwischen 75 und 150 Bit auf (wer Lust hat kann den genauen
Wert mal errechnen).
Soviel zur Physik.
Zur Technik: ADC-Wandler mit 28-30 Bit gibt es schon seit den 80er
Jahren. Diese waren diskret aufgebaut. In solchen Auflösungsbereichen
muß natürlich alles passen: Bauelemente, Schaltung, Aufbau.
Nun gibt es eben auch 24-32 Bit als vollintegrierte Wandler. Schön. Das
Problem ist auch weniger, daß der Wandler 24 Bit Genauigkeit besitzt,
sondern ob das Eingangssignal überhaupt so genau ist.
24 Bit sind besser als 0,1 ppm und welche Meßgröße ist schon so genau?
Darüber hinaus wird die Referenz schnell sehr groß/aufwendig/teuer. Hohe
Genauigkeiten sind ein Problem des Aufwandes. Technisch machbar dürfte
heutzutage diskret wohl ~36 Bit sein (mit nahezu unmenschlichem Aufwand
wohlgemerkt) und integriert vielleicht 28 Bit (ebenfalls mit extrem
hohem Aufwand).
Ich denke 24 Bit sind das, was man heutzutage mit vertretbarem aber
hohem Aufwand bekommen kann.
