guten tag, ich benutze den MachXO 256 von lattice. ich hab nun ein VHDL code geschrieben welcher mir meine leds umschaltet (also AA -> 55 usw). nach der synthese habe ich folgende warnung bekommen: ---- Running DRC... WARNING - ngdbuild: logical net 'CLK' has no load WARNING - ngdbuild: logical net 'RESET' has no load WARNING - ngdbuild: DRC complete with 2 warnings Design Results: 13 blocks expanded complete the first expansion Writing 'sw_led.ngd' ... Done: completed successfully. --- die vhdl datei habe ich beigefügt. mit meinen LED signalen gab es keine probleme. die hab ich dann in dem design planner den pins zugeordnet. mit dem clk- und reset-signalen kann ich das nicht machen. wie kann ich den beiden signalen die pins zuordnen? muss ich das mit befehlen im code machen oder geht das auch anders? MfG Andi
Gast
#1415492
die gibt es nicht in deinem design deshalb kannst auch nicht zuweisen immer lesen was die tools dir sagen !! ohne load ===> unbenutzt, und weg optimiert! Antti
Gast
#1415496
kleiner hinweis: nie "integer" in VHDL benutzen! nie variable in VHDL benutzen! nicht bis du weisst wo man es machen darf dann geht es besser Antti
Antti Lukats schrieb: > nie "integer" in VHDL benutzen! Und auf gar keinen Fall uneingeschränkte integer (also ohne range). > nie variable in VHDL benutzen! Denn sonst passiert sowas:
1 | |
2 | |
3 | |
4 | |
5 | |
6 | |
Dieser Zähler wird niemals weiter als bis 1 zählen, weil er als Variable mit jedem Takt zurückgesetzt und dann auf 1 hochgezählt wird. Mach daraus mal ein Signal und sieh dir an, wie Andere einen Zähler machen. Z.B. gleich dort der delay Zähler: http://www.lothar-miller.de/s9y/categories/47-PWM BTW: Nachdem dein Zähler er auf 20000 gezählt hat (was z.B. bei 20 Mhz Taktfrequenz gerade mal 1ms dauert) zählt er weiter bis zum Überlauf (=4294967295) und das dauert...... 214 Sekunden bei 20 MHz. Da fehlt also noch ein Reset für den Zähler.