Integrator in VHDL

abhanging von anwendung

nur abhängig von der Anwendung sonst nicht? ich würde gerne so eine art 
von logischen Baustein in FPGA implementieren, geht das?

Ein Integrator ist ein Summierer, oder?

INT_VALUE_NEW <= INT_VALUE_OLD + DIFF;

un getaktet noch: INT_VALUE_OLD <= INT_VALUE_NEW; (der Zeitsprung)

Feddisch