Hi,
hat eigentlich schon jemand den Stromverbrauch der S6 auf den neuen
Evalboards gemessen, zB. mit so einem typischen
MB+Peripheriegemüse-Design? Laut Datenblatt sind die Ruheströme durchaus
recht klein, aber der dynamische Teil ist ja der Knackpunkt.
Ich habe da so eine Idee, hängt aber etwas vom Stromverbrauch ab, ob das
so realisierbar ist. Batterie muss nicht sein, aber <0.5W wäre schon
sehr hilfreich...
Was hindert dich, die maximale Geschwindigkeit im Datenblatt
nachzulesen? Bisher gibts eh nur einen Typ als Engineering Sample....und
der hat laut Errata Sheet so einige Bugs, gerade am DCM.
Aber <0,5W hmm...oh weh, das wird wohl nix. Da wäre ein Actel IGloo
vielleicht was.
ich habe vor 2 tagen kleines static desig getestet mit
FPGA power estimate tools von
actel
altera
xilinx
lattice
silicon blue
war interessant das Spartan3A power estimate war kleiner als der von
IGLOO
Antti
Hallo,
@Johann,
die Geschwindigkeit des Spartan6 im Bezug auf Virtex Mitglieder ist
relativ zu betrachten.
Der Spartan6 wird in kleinerer Struktur gefertigt. Insoweit ist der
Spartan schneller. Allerdings haben die Spartans weniger
Routingresourcen als Virtex Familienmitglieder.
Gegenüber dem Virtex2 wird der Spartan6 trotzdem noch punkten. Bei
Virtex4 wäre eine genauere Überprüfung notwendig, vom Virtex5 und
Virtex6 mal ganz abgesehen, die technisch vergleichbar aber von Hause
aus mit mehr Routingresourcen daherkommen.
Diese Routingresourcen schlagen sich in der Geschwindigkeit bei
komplexerer Funktionalitär und steigendem Füllgrad des FPGAs nieder...
@ Georg,
es gibt von Xilinx Powerestimators (ein Excelsheet) in welchem Du ein
paar Eckdaten deines (geplanten) Designs eingeben musst, u.a.:
- Anzahl und Geschwindigkeit deiner externen Clocks
- Anzahl und Art der externen IO-Pins
- Anzahl der FlipFlops
- %Aktivität der FFs
- Versorgungsspannung IO,Core
- Temperatur
und noch ein paar Parameter mehr.
Mit dem Tool lässt sich auch sehr gut herumspielen (anzahl der FF,
1/4,1/2,1/1 des gewünschten Bausteins) etc. um ein Gespühr für die
Auswirkung auf die Versorgung zu bekommen...
Und Ohne die obigen Parameter kann keiner eine irgendwie zu wertende
Aussage treffen...
Für den Spartan6 ist wohl (noch) keiner zu erhalten, deshalb nimm am
besten den Virtex5(Virtex6) Kalkulator. Den statischen Verbrauch
übernimmst Du dem Datenblatt. Den dynamischen Verbrauch kannst Du als
Anhaltsgröße verwenden. Der Verbrauch sollte sich dann eher unterhalb
der Ausgaben bewegen.
Gruß
Andreas
Gegenüber dem Virtex 4 könnte der Spartan 6 eventuell auch etwas besser
oder gleich schnell sein, denn der hat ja 6 Bit LUTs. Da spart man
schnell mal eine Logik-Ebene ein und hat damit wieder Zeit gewonnen.
Aber das kann man kaum vorhersagen. Ich werde demnächst mal unser Design
aus dem Virtex 4 LX60 auf den Spartan 6 LX 75 umsetzen, mal sehen, was
da raus kommt. Wir haben den Virtex 4 hauptsächlich wegen des großen
BlockRAM und der vielen IOs da drauf, das gibts im Spartan 6 dann auch
alles. Und hoffentlich wesentlich billger. 600€ für den Virtex sind ganz
schön happig...ich hoffe, der Spartan 6 kommt da billiger. Die massive
Logik im V4 haben wir kaum ausgelastet, wohl aber fast alle FIFO Blöcke.
Ich frage halt deshalb weil der Block mit max 250MHz angegeben ist.
Demnach wird es schwierig sein eine Frequenz von über 250MHz
hinzubekommen. Beim Virtex 6 hingegen soll der BlockRAM mit 600MHz
laufen. Dies ist ja schon deutlich schneller.
Das mit den neuen LUTs ist schon eine feine Sache auch die ganzen
Speicherkontroller sind super und sprechen eigentlich für den neuen
Spartan. Da die Fertigungsstruktur so klein sit sollte der Preis auch
recht günstig sein.
Kann man den Spartan 6 denn schon mal verwenden oder ist dieser zu
verbugt?.
@Andreas:
Den Powerestimator kenne ich schon, ich wollte nur wissen, ob jemand
schon "echte" Zahlen mit real existierender HW hat. Der niedrige
Ruhestrom legt ja zumindest den Verdacht nahe, dass es dynamisch auch
etwas gemässigter sein könnte. Zusammen mit der S6L-Version und damit
nochmal 20-30% weniger wäre dass dann schon interessant. Weil mein
jetziges S3E-Design mit MB so ganz grob 1-1.5W für den Kern braucht (und
der Ruhestrom auf Vcore schon 10mal mehr als beim S6 ist), sind 0.5W
wohl nicht ganz unrealistisch.
Aber ich seh' schon, das S6-Board werde ich mir wohl demnächst auch mal
zulegen müssen ;-)
Johann schrieb:
> Ich frage halt deshalb weil der Block mit max 250MHz angegeben ist.> Demnach wird es schwierig sein eine Frequenz von über 250MHz> hinzubekommen. Beim Virtex 6 hingegen soll der BlockRAM mit 600MHz> laufen. Dies ist ja schon deutlich schneller.
Naja, irgendwo müssen sie ja sparen und sich vom Virtex 6 abgrenzen.
Die IOs sind aber ähnlich schnell, wie beim Virtex 4, ich glaub beim S6
hab ich auch was von > 1GBit/s gelesen.
> Kann man den Spartan 6 denn schon mal verwenden oder ist dieser zu> verbugt?.
Hm, schau dir das Errata-Sheet an. Der größte Bug ist wohl, dass der DCM
min mindestens 50MHz laufen muss. Und dann sind noch ein paar kleinere.
Ich werd mir das Board auch mal bestellen demnächst....
> Der größte Bug ist wohl, dass der DCM min mindestens 50MHz laufen muss.
Besser als der §$%&-Bug der Steppings A0 vom 3E. Da war die DCM am
Ausgang auf ~100MHz limitiert. Und wenn man von Digikey in der ersten
Lieferung A1 (geht alles) und in der zweiten dann unbemerkt A0 bekommt,
steht man kurz Durchdrehen, wenn die DCMs auf einmal nur noch sporadisch
locken wollen...
...wunderbar. Nur läuft mein Design hier (unter anderem) mit 40MHz.
Blöd.
Ich kann mich noch an die ersten Virtex 4 FX Samples erinnern, die
RocktIOs waren der reinste Krampf.
@Christian:
> Was hindert dich, die maximale Geschwindigkeit im Datenblatt> nachzulesen? Bisher gibts eh nur einen Typ als Engineering Sample....und> der hat laut Errata Sheet so einige Bugs, gerade am DCM.
Die vielen leeren Positionen im bisherigen Datenblatt des XC6S...
@Christian R.
der DCM-Bug dürfte Dir wahrscheinlich rel. egal sein, da Du eh nicht an
das Silizium kommst - ätsch (sorry)
Bei den Chips für die breite Masse dürfte das wohl gefixed sein...
Gruß
....
P.S.
wir haben PCIe mit einem LX45T "am Laufen" - übrigens deutlich
stabiler als mit dem bisher verwendeten Philips-Phy
Gast schrieb:
> @Christian R.>> der DCM-Bug dürfte Dir wahrscheinlich rel. egal sein, da Du eh nicht an> das Silizium kommst - ätsch (sorry)>> Bei den Chips für die breite Masse dürfte das wohl gefixed sein...>
Hofft man. Damals bei V4 FX hatten wir allerdings auch einige ES
bekommen. Fraunhofer hat da schon auch Connections :)
Gibts denn das S6 Board immer noch nicht wirklich?