Forum: FPGA, VHDL & Co. dangling output parity pins - Problem?


von Martin K. (mkohler)


Angehängte Dateien:

Lesenswert?

Hallo,
In meinem Design verwende ich zwei FIFOs.
Die Daten pro Element enhalten jeweils 32Bit Positionsdaten + 2 Bit 
Richtungsdaten, das ganze passt also wunderbar in ein DPRAM mit 32Bit 
Breite + Parity Bits.

Nun motzt ISE9.2 aber beim Erstellen des Programming Files, dass zwei 
Parity Pins offen geblieben sind - was ja auch stimmt.

Ist das ein Problem und muss behoben werden? (z.B. Dummy-Daten auf die 
zwei restlichen Parity Bits)

Oder kann ich da grosszügig drüber hinwegsehen?

Danke für die Antworten!

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

> (z.B. Dummy-Daten auf die zwei restlichen Parity Bits)
Leg die fest auf 1 oder 0 und du bist die Warnung los.
Ist ja nicht viel Aufwand   ;-)

von Martin K. (mkohler)


Lesenswert?

hat nichts gebracht.
Ich habe nun die FIFO Daten auf der Schreibseite mit 36Bit Breite 
reingeschrieben, die obersten 2 Bit fest auf 0.

Die Warnung ist dieselbe, er motzt ja auch wegen den "dangling output 
parity pins", nicht wegen der Inputs.

Spasseshalber die beiden Bits in einem Register lesbar machen so dass 
ISE zufrieden ist möchte ich doch lieber nicht :-/

von Christian R. (supachris)


Lesenswert?

Das kannst du ignorieren. Dafür gibts ja die Message Filter bei den 
Reports.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.