dangling output parity pins - Problem?

Martin K. OP #1424091
Lesenswert?
• ▲
▼ 
Hallo,
In meinem Design verwende ich zwei FIFOs.
Die Daten pro Element enhalten jeweils 32Bit Positionsdaten + 2 Bit 
Richtungsdaten, das ganze passt also wunderbar in ein DPRAM mit 32Bit 
Breite + Parity Bits.

Nun motzt ISE9.2 aber beim Erstellen des Programming Files, dass zwei 
Parity Pins offen geblieben sind - was ja auch stimmt.

Ist das ein Problem und muss behoben werden? (z.B. Dummy-Daten auf die 
zwei restlichen Parity Bits)

Oder kann ich da grosszügig drüber hinwegsehen?

Danke für die Antworten!
Angehängte Dateien:
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Martin K. OP #1424165
Lesenswert?
• ▲
▼ 
hat nichts gebracht.
Ich habe nun die FIFO Daten auf der Schreibseite mit 36Bit Breite 
reingeschrieben, die obersten 2 Bit fest auf 0.

Die Warnung ist dieselbe, er motzt ja auch wegen den "dangling output 
parity pins", nicht wegen der Inputs.

Spasseshalber die beiden Bits in einem Register lesbar machen so dass 
ISE zufrieden ist möchte ich doch lieber nicht :-/
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren