Block RAM lesen Beispiel (Verbesserungsvorschläge)

[Kr2 K. (kr2)]

hallo,

ich verwende die ISE 10.1 von Xilinx und auch deren FPGA. Hab hier mal 
einen Teil aus meiner FSM, um Daten aus dem Block RAM des FPGA zu lesen. 
Der Code-ausschnitt funktioniert so, jetzt wollte ich eure Meinung 
wissen ob das vom Beschreibungsstiel her passt, oder ob es bessere 
Möglichkeiten gibt.

when addrgen =>
   ain_s <= firstaddr;
   ramaddr <= firstramaddr;
   state <= addrinc;
      
when addrinc =>
   ain_s <= ain_s + 1;
   state <= read;
        
when read =>
   ram(ramaddr) <= din;
   ramaddr <= ramaddr + 1;
   if ramaddr >= lastaddr then
      state <= nextstate;
   else
      state <= addrinc;
   end if;

Danke im Voraus.

mfg
kr2

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

> um Daten aus dem Block RAM des FPGA zu lesen
Damit ein Blockram verwendet wird, reicht es aus, die Adresse zu takten. 
Beispiele dazu im xst.pdf oder dort: 
http://www.lothar-miller.de/s9y/archives/20-RAM.html#extended

Weil du das ganze in einer SM machst, ist das RAM getaktet und du 
erhältst ein BRAM. Aber zum Weiterschalten der Adresse wäre keine SM 
nötig, dafür reicht ein Zähler...

Prinzipiell wäre das also kompakter schreibbar, wenn du aber sowieso 
eine SM hast, und dies nur ein Teil davon ist, geht das schon in 
Ordnung...