EAGLE Thermalpad mit Vias schon im Package definieren?

[Norbert (Gast)]

Hallo Forum,

ich bastel mir gerade ein Eagle Device für den MC33887 von Freescale mit 
20-Pin HSOP Package.
Das Symbol habe ich mir selber gezeichnet und das Package habe ich aus 
der ref-library aus dem CADSOFT Downloadbereich.

Unter dem IC gibt es ein Thermalpad, welches auch im Package vorhanden 
ist (siehe Anhang ganz rechts).
Dieses soll auf GND gelegt werden.
Aber wie kann ich den Design-Vorschlag aus dem Datenblatt (siehe Anhang 
links) des MC33887 umsetzten? Das Datenblatt empfiehlt ein Gridarray aus 
Vias unter dem IC zu plazieren. Wenn ich dies mache bekomme ich aber 
beim DRC eine Fehlermeldung, da die Vias innerhalb des Thermalpads 
liegen.

Am liebsten würde ich diese Vias schon im Package definieren.
Kann ich statt des Thermalpads auch ein Polygon nehmen und vom 
Lötstopplack freistellen? Durch das Freistellen über Tstop und Tcream 
bekomme ich dann aber wieder die Fehlermeldungen im DRC. Ich denke 
nicht, dass das so geht, da man einem Polygon in einem Package auch 
keinen Value zuweisen kann.

Hat jemand einen Vorschlag, wie ich das lösen kann?

[Simon K. (simon)]

Neene, Du musst im DRC einfach den Mindestabstand zwischen Pad/VIA bei 
gleichen Signalen auf 0 stellen.
Ne andere tollere Lösung habe ich auch noch nicht gefunden.

Du kannst auch im Package das Thermal Pad auf einem anderen Layer 
andeuten und dann im Board da einfach ein Polygon drunterzeichnen. Dann 
solltest du aber im tRestrict Layer die Fläche unterm Chip freistellen 
(im Package).

[Norbert (Gast)]

Danke für die Vorschläge.

Zu 1) klingt etwas gepfuscht, aber praktikabel. Es wirkt sich 
schließlich dann auf das ganze Board aus...

zu 2) ein Polygon ist aber doch dann nicht vom Lötstoplack befreit...

[Simon K. (simon)]

Norbert schrieb:
> zu 2) ein Polygon ist aber doch dann nicht vom Lötstoplack befreit...

Ups, meinte oben auch nicht tRestrict Layer, das ist ja quatsch. Sondern 
tStop Layer. Wenn du ein Rechteck im Package mit tStop anlegst, kommt 
dort kein Lötstopplack hin.

[Norbert (Gast)]

Ein Rechteck auf dem Tstop Layer reicht also wirklich aus, um es 
lötstopplackfrei zu halten? Ok. Dann ist das für mich die angenehmste 
Variante.

[Simon K. (simon)]

Ja, so mache ich es schon länger ;)

[Norbert (Gast)]

Vielen Dank!

[Michael L. (michaelx)]

Hast du mal in eine andere Library geschaut, wie das da gelöst wurde?

[Norbert (Gast)]

Hast du ein Beispiel?

[Michael L. (michaelx)]

Hm! Eigentlich nicht, müsst auch erst was suchen ... dir zu schwer?

[Georg A. (Gast)]

Das mit den DRC-Fehlern kann man bei der 5er-Version "abnicken", dann 
tauchen sie solange nicht mehr auf, bis man wieder an dem Bauelement 
oder den Vias rumschraubt.

[Norbert (Gast)]

@ Michael L. (michaelx):
Ich hatte schon geguckt, aber nichts gefunden. Das klang bei dir so, als 
wüßtest du ein Bauteil, bei dem ich gucken könnte...

Aber ich werde jetzt ein freigestelltes Rechteck (Tstop) im package 
verwenden und auf dem Board ein Polygon drüberzeichnen, damit ich nicht 
versehentlich ne Leiterbahn durchlege. Ach ja, die Vias kommen auch noch 
rein.

[Michael L. (michaelx)]

Nein, ich wusste da auch kein Bauteil, aber es werden doch sooo viele 
Libs mitgeliefert, da wäre es für MICH das Naheliegendste, erst mal ein 
vergleichbares Teil zu suchen.

Nun gut, ich hab jetzt mal für dich nachgesehen.

Schau dir doch mal die infinion.lbr, und darin den ITS4880R-PAD an.
(Eagle 5.6.0)

Aber frage mich nicht, warum das so gemacht wurde, ist nicht MEINE Lib.


HTH

[Norbert (Gast)]

Danke für den Hinweis.

Bei Version 4.16r2 gibt es dieses package aber nicht. Auch in der 
infineon.lbr aus dem Cadsoft-Downloadbereich ist es nicht enthalten.

Ich mache es jetzt einfach wie oben beschrieben.