Forum: FPGA, VHDL & Co. Wie lange spricht man von einem Peak


von Gast (Gast)


Lesenswert?

Hallo Leute,

ich habe folgenden Aufbau:

eine serielle Signalleitung mit 1200 Baud geht in einen mit 1,8432 MHz 
getakteten PLD. Der PLD soll das Signal peakfrei auf seinen Ausgang 
durchreichen. Er tastet jedes empfangene Bit also 1536 mal ab.

Ich wollte es so machen, dass nach jedem Flankenwechsel das 
Eingangssignal eine gewisse Anzahl an Takten stabil bleiben muss, ehe 
der PLD auch die Flanke wechselt. Die Verzögerung stellt dabei kein 
Problem dar.
Ich frage mich nur wie lange das sein soll, da ich keine Ahnung habe wie 
lange so ein Peak dauern kann.

Wie sind eure Erfahrungen/Meinungen?

Gruß

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

> Ich frage mich nur wie lange das sein soll, da ich keine Ahnung habe wie
> lange so ein Peak dauern kann.
Ein Peak ist "üblicherweise" so kurz, dass du ihn mit "deiner" 
Taktfrequenz nicht mehr zuverlässig verarbeiten kannst.
Wenn du aber z.B. dein Design mit 10MHz taktest, aber eine serielle 
Schnittstelle mit 9600/s hast, dann kann auf der Sio ein "Peak" durchaus 
auch 100us dauern.
Bei einer SPS mit einer Zykluszeit von z.B. 10ms ist dagegen ein Impuls 
mit 9ms immer noch ein "Peak"...

Du mußt dir also eher die Frage stellen: welche Störungen erwarte ich, 
und was muss ich tun um nicht ins Schleudern zu kommen?

von marvinm (Gast)


Lesenswert?

Moin,

wenn ich mich richtig erinnere, wird das beim AVR z.B. so gelöst:
Der RXD-Pin wird 8 Mal während einer Bit-Dauer abgetastet, die Mehrheit 
entscheidet über den Pegel. Bei dieser Methode müsste schon zufällig ein 
Peak genau auf den Zeitpunkt einer Abtastung fallen, und selbst dann 
wird dieser durch die Mehrheitsentscheidung zuverlässig ausgefiltert.

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Angehängte Dateien:

Lesenswert?

> Der RXD-Pin wird 8 Mal während einer Bit-Dauer abgetastet, die Mehrheit
> entscheidet über den Pegel.
Gerade Zahlen sind schlecht für Mehrheiten   :-o
Beim 8051 wars so, dass zur erwarteten Bitmitte 3 mal abgetastet wurde.
Und das Verfahren war so gut, dass es beim AVR beibehalten wurde:
1
The sample rate is 16 times the baud rate for Normal mode, 
2
and 8 times the baud rate for Double Speed mode.
Und das Bild verdeutlicht die Dreifachabtastung.

von Marvin M. (Gast)


Lesenswert?

Moin,

@Lothar Miller: Autsch, da hat mich meine Erinnerung doch im Stich 
gelassen. Danke für die Richtigstellung :)

von Gummibärchen (Gast)


Lesenswert?

Länger spricht man auch nicht von einem Peak ;-)

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

Gummibärchen schrieb:
> 04.11.2009
> Länger spricht man auch nicht von einem Peak ;-)
>>>>> 29.10.2009
Man sieht es klar:
Auch nach 5 Tagen spricht man noch von einem Peak ;-)

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.