XMEGA SPI Registerfehler

[kalf (Gast)]

Hallo ich habe ein Problem mit meinem SPI Bus, denn er setzt egal ob 
beim simulieren, oder beim debuggen mittels mkII immer die InputRegister 
und nicht die out.

Hier der code für den ATXMEGA128A3:

int spi_init_master(unsigned char port)
{

    PORTC_DIR |= (1<<DD4); ///SS pin as in/out must be hold high
    PORTC_OUT |= (1<<DD4); //Driven high

    PORTC_DIR |= (1<<DD5); //MOSI pin as output
    PORTC_DIR &= ~(1<<DD6); //MISO pin as input
    PORTC_DIR |= (1<<DD7); //SCK pins as output
    

    SPIC.CTRL = 0x00;

    SPIC.CTRL|=(1<<SPI_CLK2X_bp);              //Doubles Frequency in Master Mode
    SPIC.CTRL|=(1<<SPI_DORD_bp);              //Data Order 1=LSB first
    SPIC.CTRL|=(1<<SPI_MASTER_bp);              //1=Master Mode
    SPIC.CTRL&=~((1<<SPI_MODE0_bp)|(1<<SPI_MODE1_bp));      //SPI Mode Rising Sample, Falling Setup
    SPIC.CTRL|=(1<<SPI_PRESCALER0_bp)|(1<<SPI_PRESCALER1_bp);  //11=clkper/64
    
    SPIC.INTCTRL|=(1<<SPI_INTLVL1_bp);    //interrupt level is middle
    SPIC.INTCTRL&=~(1<<SPI_INTLVL0_bp);
      SPIC.CTRL|=(1<<SPI_ENABLE_bp);  

int spi_master_send(unsigned char SPI_data, unsigned char port)

{

    if(!spi_master_busy(0,'C',1))
      {
      SPIC.DATA|=SPI_data;  // sende Daten
      spi_master_busy(1,'C',0);//SPI busy
      }
 }


bool spi_master_busy(bool write, unsigned char port, bool read) //wenn read 1 wird gelesen bei 0 wird write geschrieben
{
  static bool SPIC_busy=0;
      if(!read)
      {
      SPIC_busy=write;
      }
    else return SPIC_busy;
}

Vielen Dank im voraus

[Arc N. (arc)]

> SPIC.DATA|=SPI_data;  // sende Daten

Was soll das werden?

[Fabian K. (kalf)]

ok danke einmal für die Antwort,
eigentlich gehört
> SPIC.DATA=SPI_data;  // sende Daten
was er aber jetzt nicht macht..
Auch wenn ich
> SPIC.DATA=0x41;  // sende Daten
schreibe ändert sich das Register nicht

[Jörg G. (joergderxte)]

Ist "SPIC.DATA" vielleicht zwei Register (Ist doch bei serieller 
Peripherie AFAIK üblich)?
D.h. du kannst die Daten, die du da rein schreibst, nicht auslesen, 
weil beim Lesen auf ein anderes Register/FIFO (üblicherweise das mit den 
empfangenen Daten) zugegriffen wird.

hth., Jörg

[Fabian K. (kalf)]

Heißt das ich sehe nicht einmal bei der Simulation das writing DATA 
Register (es gibt nur eine Variable aber einen shift Register Receive 
buffer)

Nach dem Testen scheint das wirklich der fall zu sein da er die Register 
richtig am Input anzeigt (sehe wie er sie rausschiebt).
Wird dann wohl auch der gleiche fehler beim Port sein, nämlich das er 
die out register nicht anzeigt weil er sie nicht lesen kann. Kann das 
sein?