Xilinx CPLD: Ohne Versorgungsspannung ist Ausgang auf HIGH?

Harald Gast #1471801 
Hallo,

ich habe in einer Anwendung einen Xilinx Coolrunner XC2C32A verbaut. 
Dieser wird mit 1,8V betrieben, als I/O-Spannung bekommt er aber 3,3V 
(ist ja beides separat beschaltbar).

Mein Problem:
Wenn ich die Versorgungsspannung von 1,8V abschalte (I/O-Spannung von 
3,3V bleiben aber da) haben die Ausgänge HIGH-Zustand (d.h. 3,3V) - 
unabhängig davon ob ich den Reset-Pin des CPLDs noch beschalte.
Ich möchte aber, dass wenn die 1,8V Versorgung des CPLDs fehlt auch die 
Ausgänge auf LOW bleiben - trotz das die 3,3V I/O-Spannung da sind.
Ist sowas "parametrierbar/einstellbar" d.h. via Software oder bekomme 
ich diesen Effekt nur durch zusätzliche Hardwarebeschaltung weg?

Würde mich über Antworten freuen!
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Langsamer Modus Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Melden Danke
Martin (Firma: Angestellt) #1471807 
Hallo

Ich bin mir relativ sicher, dass Pull-Up-Widerstände eingeschaltet sind.

Ich würde sagen Du hast im Xilinx-Tool die Einstellung gemacht.
Ich hab grad kein ISE da... Aber das müsste in den Einstellungen zu dem 
PLD einstellbar sein.

VG

Martin
Antwort Zitieren Bearbeiten Löschen Melden Danke
Harald Gast #1473120 
Hallo,

danke für deine Antwort. Ich habe ISE 10.1 aber finde keine 
entsprechende Einstellung - oder mein Englisch ist zu schlecht. 
Vielleicht kannst du mir ja mal nen Tipp geben wo ich die Einstellung 
suchen sollte und wie sie heißt?!

Harald
Antwort Zitieren Bearbeiten Löschen Melden Danke
HildeK Gast #1473140 
Ohne es für diesen CPLD wirklich zu wissen: Es ist bei manchen FPGAs 
(Xilinx) so, dass ohne Corespannung die Pins aktiv sind. Es hilft nur, 
die Corespannung vor der IO-Spannung angelegt zu haben - was deinem 
Vorhaben natürlich entgegenwirkt.
Antwort Zitieren Bearbeiten Löschen Melden Danke
Harald Gast #1475889 
Wo die Pinzuordnung steht... das wäre dann wohl das UCF-File. Ich habe 
gerade mal im Constraints Guide und im IO Guide nach PACE gesucht, aber 
nichts gefunden. Kannst du mir das näher erläutern?

@ HildeK
Bei mir stellt sich das Problem leider anderstherum dar: Die 
Corespannung wird aus der IO-Spannung generiert, die Corespannung ist 
vor der IO-Spannung vollständig aufgebaut. Aber beim Abschalten ist die 
Corespannung früher weg als die IO-Spannung, weshalb ich dann beim 
Abschalten immer noch ~2V an den I/O-Pins messe, die dann relativ 
langsam abfallen. Den Kondensator für die IO-Spannung wollte ich 
eigentlich nicht verkleinern... aber notfalls muss ich es wohl darüber 
"ausmerzen".
Antwort Zitieren Bearbeiten Löschen Melden Danke
Thread beobachten

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 16 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.