Forum: FPGA, VHDL & Co. Xilinx CPLD: Ohne Versorgungsspannung ist Ausgang auf HIGH?


von Harald (Gast)


Lesenswert?

Hallo,

ich habe in einer Anwendung einen Xilinx Coolrunner XC2C32A verbaut. 
Dieser wird mit 1,8V betrieben, als I/O-Spannung bekommt er aber 3,3V 
(ist ja beides separat beschaltbar).

Mein Problem:
Wenn ich die Versorgungsspannung von 1,8V abschalte (I/O-Spannung von 
3,3V bleiben aber da) haben die Ausgänge HIGH-Zustand (d.h. 3,3V) - 
unabhängig davon ob ich den Reset-Pin des CPLDs noch beschalte.
Ich möchte aber, dass wenn die 1,8V Versorgung des CPLDs fehlt auch die 
Ausgänge auf LOW bleiben - trotz das die 3,3V I/O-Spannung da sind.
Ist sowas "parametrierbar/einstellbar" d.h. via Software oder bekomme 
ich diesen Effekt nur durch zusätzliche Hardwarebeschaltung weg?

Würde mich über Antworten freuen!

: Verschoben durch Admin
von Martin (Firma: Angestellt) (herki)


Lesenswert?

Hallo

Ich bin mir relativ sicher, dass Pull-Up-Widerstände eingeschaltet sind.

Ich würde sagen Du hast im Xilinx-Tool die Einstellung gemacht.
Ich hab grad kein ISE da... Aber das müsste in den Einstellungen zu dem 
PLD einstellbar sein.

VG

Martin

von Harald (Gast)


Lesenswert?

Hallo,

danke für deine Antwort. Ich habe ISE 10.1 aber finde keine 
entsprechende Einstellung - oder mein Englisch ist zu schlecht. 
Vielleicht kannst du mir ja mal nen Tipp geben wo ich die Einstellung 
suchen sollte und wie sie heißt?!

Harald

von ich (Gast)


Lesenswert?

Die müsste dort sein wo die deine Pinzuordnung eingibst. PACE, wenn ich 
nicht irre...

von HildeK (Gast)


Lesenswert?

Ohne es für diesen CPLD wirklich zu wissen: Es ist bei manchen FPGAs 
(Xilinx) so, dass ohne Corespannung die Pins aktiv sind. Es hilft nur, 
die Corespannung vor der IO-Spannung angelegt zu haben - was deinem 
Vorhaben natürlich entgegenwirkt.

von Harald (Gast)


Lesenswert?

Wo die Pinzuordnung steht... das wäre dann wohl das UCF-File. Ich habe 
gerade mal im Constraints Guide und im IO Guide nach PACE gesucht, aber 
nichts gefunden. Kannst du mir das näher erläutern?

@ HildeK
Bei mir stellt sich das Problem leider anderstherum dar: Die 
Corespannung wird aus der IO-Spannung generiert, die Corespannung ist 
vor der IO-Spannung vollständig aufgebaut. Aber beim Abschalten ist die 
Corespannung früher weg als die IO-Spannung, weshalb ich dann beim 
Abschalten immer noch ~2V an den I/O-Pins messe, die dann relativ 
langsam abfallen. Den Kondensator für die IO-Spannung wollte ich 
eigentlich nicht verkleinern... aber notfalls muss ich es wohl darüber 
"ausmerzen".

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

Xilinx hat dazu eine gute Vorgehensweise...  :-o
Mehr zum Thema im Beitrag "Re: Probleme VCC I/O und Corespannung Coolrunner 2"

von Harald (Gast)


Lesenswert?

Danke für den Link, beim Einschalten habe ich zwar noch keine Probleme 
aber das zeigt schonmal das es hier gar nicht so ohne ist...

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.