DIDR0 Digital Input Disable Register Fragen

[mC (Gast)]

Hallo Community

ich sitze hier gerade an einem Problem mit meinem ATTiny13. Und zwar 
steht im Datenblatt:

Digital Input Disable Register 0
• Bits 1, 0 – AIN1D, AIN0D: AIN1, AIN0 Digital Input Disable
When this bit is written logic one, the digital input buffer on the 
AIN1/0 pin is disabled. The corresponding PIN Register bit will always 
read as zero when this bit is set. When an analog signal is applied to 
the AIN1/0 pin and the digital input from this pin is not needed, this 
bit should be written logic one to reduce power consumption in the 
digital input buffer.

In meiner Schaltung brauche ich die beiden Pins AIN0 AIN1 als Ausgänge. 
Damit müsste ich doch diese beiden Bits setzen können ohne dass mir 
andere Eingänge verloren gehen!?
Also könnte ich PB4 weiterhin normal als Eingangspin benutzen oder?
(Ich will sie setzten da mir jedes nA an gespartem Strom wichtig ist.)

Ich bedanke mich für antworten.

[Hannes L. (hannes)]

Sinn und Zweck des DIDR-Registers ist es, die ADC- (und AC-) 
Eigenschaften zu verbessern, indem man (separat für jeden Pin) die 
Schaltung für den
digitalen Eingang vom Eingangspin trennt. Viel Stromersparnis bringt 
das eigentlich nicht, da fressen BOD, Watchdog und AC bedeutend mehr.

...

[Jörg W. (dl8dtl) (Moderator)]

Hannes Lux schrieb:
> Sinn und Zweck des DIDR-Registers ist es, die ADC- (und AC-)
> Eigenschaften zu verbessern, indem man (separat für jeden Pin) die
> Schaltung für den
> digitalen Eingang vom Eingangspin trennt.

Meiner Meinung nach ist es der Sinn dieses Registers, dass man ein
,,Klappern'' des Digitaleingangs verhindert (was in der Tat zu
erhöhter Stromaufnahme führt), wenn der Eingang als Analogeingang
in der Nähe der digitalen Schaltschwellen benutzt wird, so dass der
Digitalteil dahinter ständig hin und her schaltet.

Bei einer Benutzung als Ausgang spielt das keine Rolle.