Forum: FPGA, VHDL & Co. Variablen und Reset


von horst. (Gast)


Lesenswert?

Hi,

habe mal eine grundlegende Frage zum Reset von Variablen in einem 
getakteten Prozess, da ich hier oft unterschiedliche Meinungen höre. Wie 
handhabt ihr das, Reset für Variablen, ja oder nein? Das Variablen vor 
dem Lesen geschrieben werden sollen (Latch-Vermeidung) ist klar.

MFG,
horst.

von Thomas R. (Firma: abaxor engineering) (abaxor)


Lesenswert?

Hallo,

was braucht einen Reset:
-Zustand einer FSM, dazu gehöhren auch Counter, wenn sie außerhalb einer 
FSM verwendet werden
-Ausgangsignale

Für beides verwendet man keine Variablen, also brauchst du Variablen 
auch nicht reseten.

Wenn du eine Variable in dem Sinn verwendest, für den sie in VHDL 
eingeführt wurde, braucht sie keinen Reset. Wenn du sie als lokales 
Signal missbrauchst, dann brauchst du u.U. ein Reset/Initialisierung.

Tom

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

> Reset für Variablen
Um etwas zurücksetzen zu können, muß es speichernd sein. Und genau das 
ist bei Variablen recht unhandlich. Ein einfaches Beispiel war im 
Beitrag "Re: Beschreibung einer State Machine"
Dort kam die Problematik mit dem Lesen vor den Schreiben auf den Tisch.

Wenn jetzt eine Variable aber immer zuerst geschrieben wird, dann 
erübrigt sich ein Reset...

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.