Hallo, ich habe ein Layout auf das ein BGA soll. Allerdings habe ich das Problem, dass bei allen PCB-Hertellern 6mil als kleinte Leiterbahnbreite angegeben ist. Damit komme ich aber nicht zwischen den Pads vom BGA durch. Ausserdem passen die kleinstmöglichen Vias auch nicht zwischen die Pads. Gibt es da irgendwelche Hersteller, bei denen es kleiner als 6mil geht? Und dürfen die Vias unter den Pads liegen, oder müssen die immer sauber getrennt sein mit Lötstopp dazwischen? Danke schon mal...
wie groß sind deine vias? vias mit 20mil außen sollten ohne Probleme zwischen die Balls passen
Glaube die IPC-7095 gilt da als Richtlinie: "Design and Assembly Process Implementation for BGAs" http://power611.blog.dianyuan.com/u/61/1200480914.pdf Bin mir aber nicht ganz sicher.
> 6mil als kleinte Leiterbahnbreite angegeben ist
Die meisten können das auf Anfrage auch besser.
Kostet halt extra.
Danke für die schnellen Antworten. 20mil passt gerade so zwischen die Balls, habe nur Angst dass dann das Zinn vom Ball auf das Via überspringt, weil da ist ja fast kein Lötstopp dazwischen. Werd mir das mal anschauen.
Normalerweise sollten die VIAs auch mit Lötstoplack bedeckt sein. Dann "springt" dir dein Lötzinn nicht aufs VIA rüber. Und das Loch wird normalerweise auch vom Lötstoplack verschlossen. Sollte also schon gehen.
@ Bernhard,
> Normalerweise sollten die VIAs auch mit Lötstoplack bedeckt sein.
Sollten sie eigentlich nicht. Besser ist es, nur die Viabohrung im
Lötstop freizustellen, nicht aber das gesamte Via.
Das Problem ist, das beim Herstellen der Platine sonst Lötstoplack in
die Bohrung eindringt und nicht komplett aushärten kann. Die Folge ist,
das damit Flüssigkeiten in der Hülse stehenbleiben, die sich spätestens
beim Reflow-Löten explosionsartig "Luft" machen können.
Komplett verschlossene Vias sind beim Baugruppen-Produzenten äusserst
unbeliebt.
Gruss Uwe
Hallo, fast alle Hersteller veöffentlichen Layout-Hinweise zu ihren BGAs, man muss nur manchmal länger danach suchen. Das beigefügte ist nur ein Beispiel. Gruss Reinhard
Vielleicht nützt es dir was: Xilinx, Device Package User Guide, UG112. Ich befand es als recht hilfreich.
@Berd G. Danke, genau sowas habe ich gerade gesucht :-)
Bezueglich zugedeckter Vias. Man kann auch nur eine Seite zudecken, zB oben, unter dem Bauelement. Auf der Unterseite kann ja dann ungedeckt sein.
> Man kann auch nur eine Seite zudecken, zB oben, unter dem Bauelement.
Wenn es denn das Layoutprogramm unterstützt....
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.