Process "Check Syntax" failed

[Christoph B (Gast)]

Hi,
ich benutzte xilinx und habe folgendes problem:

ich lass die Syntax von meiner TB checken und dann kommt folgendes:


Started : "Check Syntax".
Running vhpcomp
Compiling vhdl file "C:/Dokumente und 
Einstellungen/roGl/Desktop/3/3a.vhd" in Library isim_temp.
Entity <tr> compiled.
Entity <tr> (Architecture <compl3>) compiled.
Compiling vhdl file "C:/Dokumente und 
Einstellungen/roGl/Desktop/3/TB4.vhd" in Library isim_temp.
Entity <tb4_vhd> compiled.
Entity <tb4_vhd> (Architecture <behavior>) compiled.
Parsing "TB4_vhd_stx.prj": 0.25

Process "Check Syntax" failed


und ich habe keinen blassen schimmer was ich da machen soll!
Ich hab schon die aktuellen Updates runtergeladen und es ändert sich 
nichts!

Es wär super wenn euch dafür ne Lösung oder zumindest ein Grund 
einfällt!

Danke

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Hast du schon mal so richtig einfache Projekte gemacht?
Oder legst du gleich mit dem Monsterprojekt los?

Das sieht recht bedenklich aus:

use IEEE.STD_LOGIC_ARITH.ALL;      ---- entweder die beiden hier
use IEEE.STD_LOGIC_UNSIGNED.ALL;   

use ieee.numeric_std.all;          ---- oder die hier
:
architecture compl3 of TR is
:
begin
:
verrechnung: process (clk,zahl2, operator) -- sieh dir mal die Sensitivliste an...
begin
zahl1i <= zahl1;                           -- da fehlt mindestens zahl1
zahl2i <= zahl2;

if (operator = "0000") then       -- man darf, um die Lesbarkeit zu erhöhen, 
z1 (22 downto 0)<=zahl1i+zahl2i;  -- in VHDL am Zeilenanfang Leerzeichen einfügen
end if;
if (operator ="0001") then
z1 (22 downto 0)<=zahl1i-zahl2i;
end if;
if (operator = "0010") then
z1<=zahl1i*zahl2i;
--if (operator = "0011") then z1:=zahl1i/zahl2i;   --- das hast du selbst gemerkt, dass das nicht geht....
elsif (clk'event and clk = '1') then  --- der Takt hier? Ist das schon so gewollt????
z1<="0000000000000000000000000000000000000000000000";
end if;
:
loop05: for i in 9 downto 0 loop   --- lies dir mal das Thema loops in VHDL durch
if (z1>= "0000000000000000000000000000011000011010100000") --100000
then BCD05<=i;
z1<=z1 - "0000000000000000000000000000011000011010100000";
end if;
end loop loop05;
:
end if;

bcd0o <= bcd0;
bcd1o <= bcd1;
bcd2o <= bcd2;
bcd3o <= bcd3;
bcd4o <= bcd4;
bcd5o <= bcd5;
bcd6o <= bcd6;

end process verrechnung;  -- aber holla, alles in 1 Prozess. Und der ist teilweise getaktet. Das ist gewagt...
end compl3;

[Christoph B (Gast)]

Ja ich hab mal die Taktung weggelassen und die SL aktuellisiert.
Die Libary hab ich aus rausgelöscht obwohl der die selbstständig 
einfügt.
-> es geht immer noch nicht!...

was meinst du mit der Zeile:
loop05: for i in 9 downto 0 loop   --- lies dir mal das Thema loops in 
VHDL durch
ist 1:1 aus unserem skript raus!...
was soll da nicht passen?
Danke!

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

> ist 1:1 aus unserem skript raus!...

    for i in 9 downto 0 loop

Klar, das ist eine Schleife nach VHDL-Syntax.
> was soll da nicht passen?
Die Art und Weise, wie diese loop verwendet wird, passt nicht. Eine 
Schleife in VHDL erzeugt paralelle Hardware (Kombinatorik).

Aber das:

loop05: for i in 9 downto 0 loop   
   if (z1 >= "0000000000000000000000000000011000011010100000") then  --100000
      BCD05 <= i;
      z1 <= z1 - "0000000000000000000000000000011000011010100000";
   end if;
end loop loop05;

Das kannst du zwar simulieren, aber das wirst du nicht so ohne weiteres 
in Hardware abbilden können. Das ist eine gut versteckte kombinatorische 
Schleife:
http://www.lothar-miller.de/s9y/categories/36-Kombinatorische-Schleife


Die Umwandlung einer Zahl in eine BCD-Zahl geht besser so:
http://www.lothar-miller.de/s9y/categories/44-BCD-Umwandlung

[Duke Scarring (Gast)]

@Christoph B
>Compiling vhdl file "C:/Dokumente und Einstellungen/roGl/Desktop/3/3a.vhd

Seit wann kann Xilinx denn richtig mit Leerzeichen (und Punkten) im Pfad 
umgehen?

Duke

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Duke Scarring schrieb:
> Seit wann kann Xilinx denn richtig mit Leerzeichen (und Punkten) im Pfad
> umgehen?
Ich denke, seit der Pfad und der Dateiname in Anführungszeichen gesetzt 
werden. Aber ein kleines Fragezeichen verbleibt, weil z.B. aus

Synthesizing Unit <test>.
    Related source file is "F:/Projekte/FPGA/Pfad mit Leerzeichen/test/test.vhd".

Zwischendurch mal das wird:

F:/Projekte/FPGA/Pfad has been created.

Ich würde den Pfad so wählen, dass diese "Sonderzeichen" nicht 
vorkommen...

[Christoph B (Gast)]

Lösung:
Das "Syntax failed" kommt ist einfach ein bug!
Die TB funktioniert genauso!....