Forum: FPGA, VHDL & Co. Taktleitung aufteilen


von Peter M. (whitsha)


Lesenswert?

hallo zusammen,

der Takt von einem Evaluation Board geht zu einem GCLK8. Nun möchte ich 
diesen Takt z.B für 2 DCM`s nutzen. Wenn ich das mache, kommt ein 
Fehler.  Wie kann man diesen auf andere GCLK's aufteilen oder gibts da 
eine andere Möglichkeit?

gruss, peter

von Jan M. (mueschel)


Lesenswert?

"Ein Fehler"? Ja, welcher denn? Ich wüsste nichts das generell dagegen 
sprechen würde.

von Peter M. (whitsha)


Lesenswert?

um deutlicher zu werden will ich den GCLK einmal direkt benutzen, also 
im top design und einmal dieses GCLK als Eingang für DCM. Da bekomme ich 
diesen Fehler:

Port <CLK> has illegal connections. This port is connected to an input 
buffer and other components.

von Jan M. (mueschel)


Lesenswert?

Aha. Instanziierst du irgendwo einen IBUFG? Das ist das Problem: Das 
Eingangssignal geht in einen IBUFG und gleichzeitig zur DCM, was nicht 
erlaubt ist.

von Peter M. (whitsha)


Lesenswert?

ja, so habe ich das gemacht.

ich versuche jetzt clk-eingang auf selbsterzeugten IBUFG zu legen und 
dann von diesem ins dcm. Bei dcm lass ich IBUFG weg (internal). müsste 
klappen!

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.