mikrocontroller.net

Forum: FPGA, VHDL & Co. rechnen mit variablen


Autor: VHDL-Anfänger (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

ich habe noch eine Frage zu Variablen, die sich sicher schnell 
beantworten lässt.

Wenn ich folgendes mache:

 process
  variable x  : std_logic_vector.... "nur Bsp"
 begin
  if (temp = '1') then
   x := signal_1 * 2;
   x := x + 100;
   signal_2 <= x;
  end if;
 end process;

Ich habe dies auf ein FPGA gebracht und es funktioniert. Wie führt der 
FPGA dies jetzt aus? Ist reine kombinatorinsche Logik... Schaltet der 
FPGA dann einen Multiplizierer und Adder in Reihe? Wie bekomm ich dann 
raus wie lange es dauert bis das ergebniss anliegt?

Ich weiß das es  wohl Sinnvoller ist dies anders zu machen (vor allem 
getacktet), hätte trotzdem gerne Antworten auf meine Fragen.

Danke

Autor: VHDL-Anfänger (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
bekomm ich die Laufzeit eventuell mit einer Post-Rout Simulation raus?

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> Ist reine kombinatorinsche Logik...
Richtig.

> Schaltet der FPGA dann einen Multiplizierer und Adder in Reihe?
Zur Begrifflichkeit: Der FPGA schaltet nichts, der wird nur 
konfiguriert.
Aber der Synthesizer implementiert erst mal einen Multiplizierer und 
dahinter einen Addierer. So hast du das beschrieben.

> bekomm ich die Laufzeit eventuell mit einer Post-Rout Simulation raus?
Die Stichworte heißen:
Timing Constraints als Wunschwert, und
Statische Timinganalyse, um die kritischen Pfade herauszufinden.

Autor: VHDL-Anfänger (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Vielen dank... und wie mache ich eine Statische Timinganalyse -> mit der 
post rout simulation?

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> mit der post rout simulation?
Nein. Welche Entwicklungsumgebung verwendest du?
In Xilinx ISE gibt es einen Prozess, der heißt "Post Route Static 
Timing", das dürfte die realitätsnächste Aussage sein.

Autor: matzunami (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ja ich benutze Xilinx ISE 11.3 dort kann ich Behavioral Simulation und 
Post-Route Simulation auswählen, wenn du keins von beiden meinst, wo 
finde ich es dann?

Autor: Marcus W. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ah matzunami steckt dahinter :D

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> dort kann ich Behavioral Simulation und Post-Route Simulation auswählen,
Es ist keine Simulation.
Es geht auch nicht um einen Workflow (Synthese oder Simulation)
Es ist der Analyse Static Timing Prozess im Synthese-Workflow.

Autor: matzunami (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
ok vielen dank ich glaub ich habs :-)

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.