Ich habe einen empfindlichen Analogteil komplett auf die Oberseite der
Platine gesetzt und geroutet (keine Durchkontaktierungen).
Ich würde jetzt gerne den Clock Baustein (8 differenzielle Clock
Ein-/Ausgänge) darunter auf die Unterseite setzten. Möchte aber
natürlich die analogen Signale nicht (nur wenig :-) beeinflussen. Mit
ADC und DAC würde sich der Clock Genererator die Versorgungsflächen
teilen.
Wie kritisch seht ihr das ganze?
Das PCB hat 12 Lagen mit geschirmten Versorgungsflächen im Innern.
Max schrieb:
> Ich habe einen empfindlichen Analogteil komplett auf die Oberseite der> Platine gesetzt und geroutet (keine Durchkontaktierungen).>> Ich würde jetzt gerne den Clock Baustein (8 differenzielle Clock> Ein-/Ausgänge) darunter auf die Unterseite setzten.
Hallo,
ich weiss ja nicht, für wen du arbeitest, aber meine Kunden würden das
so gar nicht erst abnehmen, wenn ich nicht nachweise, dass es absolut
zwingend so sein muss (ziemlich unmöglich).
Es könnte ja funktionieren, aber im Prinzip gehört Clock da nicht hin,
sondern ist bevorzugt so zu plazieren, dass die Clocksignale möglichst
kurz werden, also in die Nähe der digitalen Verbaucher.
Eine Forderung meiner Kunden lautet i.A. Quarz für ein FPGA direkt neben
dem BGA.
Gruss Reinhard
Hallo Max,
>Mit ADC und DAC würde sich der Clock Genererator die Versorgungsflächen>teilen.
Wenn du mit "Versorgungsflächen" auch die analoge bzw. gemischt
analog-digitale Massefläche meinst, kannst du es vergessen, da diese in
der Regel so sauber wie irgend möglich sein muß.
Was meinst du denn mit "empfindlicher Analogteil"? Von wieviel Bit
Genauigkeit sprechen wir?
Kai Klaas
Hallo,
der Aufbau dient der Laserimpulsmessung. Sind insgesamt 8 ADCs und 4
DACs mit einer Auflösung von 14 Bit / 16 Bit bei 500 MHz.
Da aber die Kollegen von den Maschinenbauern sich verschätzt haben,
ändert sich der Formfaktor jetzt angeblich „nur minimal“
Jetzt ist kein Platz mehr für den Clock Bautstein (versorgt ADCs und
DACs)
Die Clock jetzt weiter nach unten zu setzen, würde heißen nen Haufen
VIAs in den clock Leitungen (mit den entsprechenden Impedanzsprüngen
verbunden)
Oder halt auf der Unterseite anbringen. Sowas habe ich bisher auch noch
nicht probiert. Rät einem schließlich nicht grundlos jeder von ab :-)
Für solche Abenteuer-Konstruktionen fehlt mir schlicht die Erfahrung –
die Spannung zu entkoppeln wäre vielleicht noch machbar. Aber der
hochfrequente Clock Baustein erzeugt auf jeden Fall jede Menge EMI.
Hat jemand sowas schon mal simuliert?
Sonst haue ich halt einfach noch paar Lagen rein.
@ Max (Gast)
>der Aufbau dient der Laserimpulsmessung. Sind insgesamt 8 ADCs und 4>DACs mit einer Auflösung von 14 Bit / 16 Bit bei 500 MHz.
;-)
Kleiner Akademiker?
Zeig mir mal den ADC; der 16 Bit bei 500MHz real ausspuckt.
>die Spannung zu entkoppeln wäre vielleicht noch machbar. Aber der>hochfrequente Clock Baustein erzeugt auf jeden Fall jede Menge EMI.
Wer sagt das? Wenn der differentiell arbeitet, was bei 500MHz wohl der
Fall ist, dann spuckt der eher wenig EMV-Dreck.
>Hat jemand sowas schon mal simuliert?>Sonst haue ich halt einfach noch paar Lagen rein.
Und du denkst, was 12 Lagen nicht schaffen, das schaffen 14 oder mehr?
Ohje.
MfG
Falk
@ Kai Klaas (Gast)
>>;-)>>Kleiner Akademiker?>Warum immer diese Häme und dieser beleidigende Unterton? Merkst du>nicht, wie du Menschen verletzt?
Für Gutmenschen wie dich.
http://de.wikipedia.org/wiki/Sarkasmus
MFG
Falk
Der Falk ist wahrscheinlich schon zu lange dabei und ist es langsam leid
immer denselben Mist zu lesen ;-)
16 Bit haben die DACs (aber die sind eh relativ unkritisch)
Die 500Mhz clock Leitungen sind ganz friedlich. Aber der Clock Baustein
hat einen integrierten VCO, der mit 1.5Ghz läuft. Das dürfte sich auf
jeden Fall auf der Versorgungsleitung bemerkbar machen.
Und mehr Lagen heißen nicht, dass ich da 4 cm Kupfer Ground reinpacken
will, sondern nur das die clock Leitungen mit weniger VIAs geroutet
werden könnten.
Womit man den dann woanders hinpacken kann.
Hallo Max,
>Der Falk ist wahrscheinlich schon zu lange dabei und ist es langsam leid>immer denselben Mist zu lesen ;-)
Ich habe gar kein Verlangen, mich mit Falk zu streiten. Das ist ein
kompetenter Kopf, der sehr viel weiß über Elektronik. Ich stelle nur
fest, daß in solchen Foren Menschen oft mit anderen umspringen, wie sie
es im realen Leben mit ihren Kollegen oder gar Vorgesetzten nie tun
würden.
>Die 500Mhz clock Leitungen sind ganz friedlich. Aber der Clock Baustein>hat einen integrierten VCO, der mit 1.5Ghz läuft. Das dürfte sich auf>jeden Fall auf der Versorgungsleitung bemerkbar machen.
Das hängt wirklich ab, kann man so nicht sagen. Wenn der Chip häßliche
Stromspikes zieht und die Betreibsspannungs-Anschlüsse weit auseinander
liegen, bekommst du das nicht einfach in den Griff. Sind die Störungen
aber sehr gering und läßt sich der Chip gut entkoppeln, sieht die
Geschichte schon ganz anders aus.
>Und mehr Lagen heißen nicht, dass ich da 4 cm Kupfer Ground reinpacken>will, sondern nur das die clock Leitungen mit weniger VIAs geroutet>werden könnten.
Was gerne gemacht wird, ist, fiesen Clockleitungen eigene Masseflächen
zur Abschirmung zu spendieren. Das hilft aber nur graduell.
Kai Klaas
Ich glaube eher der kleine Nachtfalke nimmt sich nicht mehr die Zeit
Beiträge ganz zu lesen. Aber stimmt schon früher hat der nicht so
rumgemault. Frührente ? ;-)
Einen ADC > 500 Mhz hochauflösend gibt es natürlich nicht beim Conrad um
die Ecke. Heißt aber nicht, dass man sowas nicht kaufen könnte.
Gibt schon seit Jahren Spezialzeugs das sowas kann – kostet halt auch
was.
@Max
Meine Erfahrung: Pack deine Clock Geschichte woanders hin. Und wenn es 4
Lagen mehr kostet.
Achja und der Falk hat das nicht so gemeint, der ist sonst ganz nett.
@ Malzbier (Gast)
>Einen ADC > 500 Mhz hochauflösend gibt es natürlich nicht beim Conrad um>die Ecke. Heißt aber nicht, dass man sowas nicht kaufen könnte.>Gibt schon seit Jahren Spezialzeugs das sowas kann – kostet halt auch>was.
Na dann hilf einem Frührentner mal auf die Sprünge und lass einen Link
auf so einen Super-Duper ADC/DAC sehen.
MfG
Falk
Vergiss den hochaufloesenden 500MHz ADC. Wieviel Signalueberhoehung
bekommt man mit einer Fehlanpassung von 0.5 Ohm bei 50 Ohm ? Wie genau
kann man die Impedanzen ueber das Routing einhalten ?