Quartus Setup- und Hold-Time

Gast #1492758
Lesenswert?
• ▲
▼
Hallo zusammen

Ich möchte im classic timing analyzer die setup- und hold-times 
festlegen. Jedoch bin ich irritiert dass da die jeweils maximale 
zulässige Zeit angegeben werden soll. Eigentlich will man ja dass das 
Signal am Eingang vor und nach der Taktflanke lange genug anliegt. Da 
sollte man doch logischerweise eine minimalzeit angeben?

Grüsse
Stefan
Moderator (Firma: Titel) Persönliche Seite #1492795
Lesenswert?
• ▲
▼
tsu und th sind definiert auf den Takt eines FF.
Deshalb ist die Betrachtungsweise gewissermaßen invertiert: du mußt 
mindestens während der Maximalzeit von tsu und th das Signal stabil 
am FF Eingang anliegen haben.
1
                  ___________
2
 clk   __________|           |_____
3
             tsu   th          
4
            <--->|<--->
5
 din   ===XX===========XX===            === = stabile '0' oder '1'  /  XX = Wechsel
Gast #1492825
Lesenswert?
• ▲
▼
Bist du sicher dass das in Bezug auf Quartus stimmt? In der Hilfe steht:

tSU = <pin to register delay> + <micro setup delay> - <clock to 
destination register delay>

Das würde doch heissen dass tSU dem Delay vom Ausgang des einen 
Registers zum Eingang des Anderen entspricht. Dann würde auch das mit 
dem Maximum Sinn ergeben, nicht? Der Timing Analyzer meldet nämlich 
Fehler wenn Tsu überschritten wird, nicht wenn es unterschritten wird...
Moderator (Firma: Titel) Persönliche Seite #1492860
Lesenswert?
• ▲
▼
> Bist du sicher dass das in Bezug auf Quartus stimmt?
Das ist eine grundlegende Definition, die ist allgemein anerkannt ;-)
Ich hoffe nicht, dass Altera da selber was erfunden hat.

> tSU = <pin to register delay> + <micro setup delay> - <clock to
> destination register delay>
Eine etwas eigenartige Definition.
Da wäre ein Bildchen ganz interessant...

> Das würde doch heissen dass tSU dem Delay vom Ausgang des einen
> Registers zum Eingang des Anderen entspricht.
Was mich an der obigen Definition ein wenig ins Grübeln bringt sind die 
Begriffe pin und clock to destination register delay.
Bei einer Definiton von Register zu Register sollte irgendwas von 
Taktfrequenz zu lesen sein...
Gast #1492922
Lesenswert?
• ▲
▼
Also, ich habe da etwas im Altera-Forum gefunden: Offenbar beziehen sich 
die Zeiten nicht auf interne Register, sondern auf die Schnittstelle 
(Anschluss)Pin-Register. Der Timing-Analyzer meldet die tatsächlich 
erforderlichen Zeiten, damit die Ansteuerung funktioniert und die sollen 
natürlich so klein wie möglich sein. Deshalb wird bei den Settings ein 
Maximal erlaubter Wert angegeben.

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.