Hallo, ich habe eine Frage bezüglich einer 4-layer Platine die ich in Eagle designe und bei PCB-Pool fertigen lassen möchte. Und zwar bin ich leider schon beim Layer Setup hängen geblieben. PCB-Pool kann soweit ich weiß ja nur Burried aber keine Blind Vias ohne Aufpreis fertigen. Das heißt es können nur Vias zwischen den beiden Innenlagen gemacht werden welche dann nicht von außen sichtbar sind. Will man eine Außenlage mit einer der beiden Innenlagen verbinden, geht die Bohrung zwangsweise durch alle Lagen? Bei der Gelgenheit habe ich mich auch noch gefragt ob es dann Sinn macht VCC und GND in die Mitte zu legen, da man diese ja relativ selten mit einem Via verbinden will... Jetzt stehe ich aber noch vor der Eagle + * () [] Syntax für die Layer. Leider schweigt sich das PCB-Pool.dru auch darüber aus. Daher hätte ich mal auch (1*2+3*16) getippt? (1,2,3 und 16 stehen so in der PCB Pool Layer Spec) Ist das soweit richtig? Vielen Dank schon mal und Grüße Florian
> PCB-Pool kann soweit ich weiß ja nur Burried aber keine Blind Vias ohne > Aufpreis fertigen. Woher kommt dieses Wissen? Laut http://www.pcb-pool.com/download/spezifikation/deu_cmso010_technik.pdf geht beides nicht für Prototypen. Und was anderes lässt wohl auch die Serienfertigung nicht zu. > Will man eine Außenlage mit einer der beiden Innenlagen verbinden, geht > die Bohrung zwangsweise durch alle Lagen? Wenn obiges stimmt, dann gehts wirklich nicht anders. > Bei der Gelgenheit habe ich mich auch noch gefragt ob es dann Sinn macht > VCC und GND in die Mitte zu legen, ... Die Fläche auf der Aussenlage macht bei einem Multilayer keinen Sinn. Erstens wäre die Impedanz/Kapazität des durch die VCC/GND-Flächen gebildeten Kondensators aufgrund des größeren Abstands besch*ssen. Zweitens wäre das Problem, dass die Flächen nicht gleichmäßig sind, vor allem bei SMD-Bauteilen, weil eher auf den Aussenlagen geroutet wird, da SMDs dort eh schon "alles durcheinander" bringen. Und drittens kann es bei nicht relativ annähernd gleichen Flächen das Problem geben, dass du ne Banane bekommst, weil quasi ein Bi-Metall entsteht. Der "Bananen"-Effekt kann schon auftreten, wenn die Platine mit HAL-Bleifrei Oberfläche geordert wird (dann gibts die Banane gratis ab Werk), oder aber erst wenn sich die Baugruppe im Betrieb erwärmt (was du dann erst bemerkst, wenn's zu spät ist). Im ungünstigsten Fall sorgt das Durchbiegen für Delamination und Risse in den Leiterbahnen. Okay, zugegeben, das ist bei einer Flächenführung über die ganze Platine selbst dann sehr unwahrscheinlich, wenn es sich um eine SMD-Platine handelt, aber erwähnt wollt ich's trotzdem mal haben. > ...da man diese ja relativ selten mit einem Via verbinden will... grins Wie willst du sonst rankommen? Ein BuriedVia/BlindVia ist nunmal auch ein Via :) > Jetzt stehe ich aber noch vor der Eagle + * () [] Syntax für die Layer. > Leider schweigt sich das PCB-Pool.dru auch darüber aus. Daher hätte ich > mal auch > (1*2+3*16) getippt? (1,2,3 und 16 stehen so in der PCB Pool Layer Spec) > Ist das soweit richtig? Wieso, die schweigen sich doch nicht aus: http://www.pcb-pool.com/download/spezifikation/deu_cmso004_ml4.pdf Im Eagle-Layersetup ist Stern = Kern (kann man sich gut merken) und Plus = PrePreg, das heisst, du musst tauschen: "1+2*3+16". Trotzdem scheine ich Kondensatoren auf den Augen zu haben, zu den Blind/BuriedVias konnte ich bis auf die o.g. Aussage dass es gar nicht geht, nix finden? Also hat sich die "[] ()" dann erledigt. Ralf
Hallo Ralf,
hm ja Du hast Recht, die Info mit den Buried Vias konnte ich auch nur
noch bei einer anderen Firma wiederfinden, hatte das also wohl falsch
vermischt.
> ...da man diese ja relativ selten mit einem Via verbinden will...
grins Wie willst du sonst rankommen? Ein BuriedVia/BlindVia ist nunmal
auch ein Via :)
Ich meinte jetzt ausschließlich zwischen den beiden Innenlagen, also von
einer (GND) zur anderen (VCC)... Da sind wir uns ja sicher einig dass
das Sinn macht. Das wäre ja nach meiner Vorstellung ein Buried Via, also
erlaubt (nicht bei PCB Pool), macht dann aber absolut keinen Sinn, daher
hatte ich auch das mit VCC und GND in der Mitte in Frage gestellt.
Deine Erklärung diesbezüglich ist aber natürlich plausibel.
Danke, mit "1+2*3+16" komme ich weiter.
Nochmals vielen Dank und Grüße
Florian
PS: Bevor blöde Fragen kommen... ich weiß wie viel Uhr es ist... und JA
ich konnte nicht schlafen ;-)
> Danke, mit "1+2*3+16" komme ich weiter.
glaube ich nicht, ohne () gibts keine durchkontaktierung
für mein hersteller gilt (1+2*3+16)
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.