Auslesen von Daten

Karl Gast 27.12.2009 05:08 #1532748

Lesenswert?

•

Hallo,

ich finde immer wieder Beispiele in denen Dateien Zeile für Zeile 
ausgelesen werden nach dem Prinzip

VARIABLE zeile: LINE;
WHILE(NOT endfile(source_file)) LOOP
readline(source_file, zeile);
END LOOP;


Die Variable Zeile wird nirgends initialisiert noch inkrementiert.
daher vermute ich, dass Variablen in VHDL bei der Deklarierung mit einem 
Standardwert initialisiert werden. Ich nehme an, das dies hier 0 oder 1 
ist (keine Ahnung, welchen Index die erste Zeile in einem Textfile 
bekommt).
Ist meine Annahme korrekt, ich finde dazu keine Infos und google mir 
grad die Finger wund...

Vielleicht hat jemand einen Link wo ich eine Übersicht finde aus der 
hervorgeht mit welchen Werten Variablen initialisiert werden.

Danke im Voraus
Gruß
Karl

Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden

Bitte einen Namen eingeben Gast 27.12.2009 06:40 #1532750

Lesenswert?

•

▲
▼

In dem Beispiel enthält die Variable "zeile" keine Zeilennummer,
sondern die von readline() aus der Datei eingelesene Zeile
(d.h. eine Zeichenfolge, in der kein Newline-Zeichen vorkommt).
Daher wird "zeile" ja auch als "LINE" festgelegt (und nicht
als "INTEGER").

Deine Vorstellung war offenbar, daß das zweite Argument von readline() 
die Zeilennummer der einzulesenden Zeile angibt. Dem ist allerdings 
nicht so, denn readline() liest immer die nächste noch nicht eingelesene 
Zeile aus der Datei. Vielmehr gibt das zweite Argument die Variable an,
in die readline() die eingelesene Zeile schreiben soll.

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Karl Gast 27.12.2009 11:02 #1532822

Lesenswert?

•

▲
▼

Ah, ok. Das erklärts. Dann ist line eher sowas wie eine Stringvariable 
an die *readline()* den Inhalt der jeweils eingelesenen Zeile übergibt.

Danke für die Erklärung

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Sven P. Gast 27.12.2009 11:04 #1532824

Lesenswert?

•

▲
▼

Geht das in VHDL eigentlich genauso in die Hose, wie in C? Also dass 
'endfile' (resp. 'feof') erst wahr wird, wenn man schon über das 
Dateiende  hinausgelesen hat?

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Duke Scarring Gast 04.01.2010 11:17 #1540778

Lesenswert?

•

▲
▼

@Sven P.:

Nein.

Zitat (http://www.eda.org/comp.lang.vhdl/FAQ1.html#text_files):

In addition, TextIO contains a function Endfile, which
is a predicate that indicates whether the next call to
Readline will fail. (That is, as long as Endfile 
returns false, the next Readline on the same file 
will succeed.)


Duke

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren