Impedanz Multilayer Powerplanes

[Tim (Gast)]

Hallo,

ich hätte da eine kleine Frage zur Impedanz von Striplines.
Wenn man in einer Multilayer Platine folgende Lagen hätte (Ausschnitt):

...
GND
     h1
SIGNAL
     h2
POWER
     h3
GND
...

(h1, h2, h3 sind jeweils die Abstände zwischen den Lagen,
h1 = h2  und  h3 deutlich größer als h1 falls das was zur Sache tut)

Wirkt die Power Plane auf die Impedanz der Signallage dann als
wäre es GND im Abstand von h2?  Also hätte man auf der Signallage 
Striplines mit den Abständen h1 nach oben und h2 nach unten?
Oder addiert sich da der Abstand zur "echten" GND Lage drauf
also  h2+h3?

Die Powerplane würde in diesem Fall das High Potential der Signale 
führen. Was wäre wenn das eine andere Spannung wäre die nix mit den 
Signalen zu tun hat (z.B. 5V statt 3.3V)?


Kennt jemand Simulationstools für sowas oder ne Seite wo das genauer 
erklärt wird?


MfG,
Tim

[Falk B. (falk)]

@  Tim (Gast)

>Wirkt die Power Plane auf die Impedanz der Signallage dann als
>wäre es GND im Abstand von h2?

Ja. Aber nur, wenn die HF-mässig SEHR gut an GND angebunden ist. Also 
viele verteilte Kondensatoren zischen Pwoer und GND.

> Also hätte man auf der Signallage
>Striplines mit den Abständen h1 nach oben und h2 nach unten?

Ja.

>Oder addiert sich da der Abstand zur "echten" GND Lage drauf
>also  h2+h3?

Nein.

MfG
Falk

[Tim (Gast)]

Hey das ging ja schnell,
Danke Falk!  :-)


MfG,
Tim

[Reinhard Kern (Gast)]

Hallo,

wenns wirklich präzise sein muss, wäre GND-Sig-GND-VCC besser. Ich kenne 
natürlich das Umfeld nicht, insbesondere den weiteren Lagenaufbau, der 
ja bekanntlich symmetrisch sein sollte, was die Cu-Dichte der Lagen 
angeht.

Einen guten Kalkulator gibts hier: http://www.jnicolle.com/?page=LVDS

Gruss Reinhard

[Tim (Gast)]

Danke für die Tipps.

Muss nicht präzise sein.
Ist für ein SDRAM Interface mit >=100MHz also schon kritisch aber noch 
nicht ganz sooo kritisch, die Leitungen werden recht kurz ;)