Hallo, Problem: Es sollen fließkommaberechnungen von einem FPGA vorgenommen werden. Der FPGA soll ein "weltraumfähiger" Actel sein. Die m.E. beste Lösung, weil einfach zu implemetieren und performant: Die soft-core Lösung "GRFPU" aus dem companioncore programm von actel nehmen. Die andere wäre ein externer coprozessor. Kosten spielen weniger eine Rolle. Was meint Ihr? Was ist die leistungsfähigste Lösung? Welches die sinnvollste? Viele Grüße Daniel
Gast
#1540834
Anforderungen? Verwendung?
> Es sollen fließkommaberechnungen von einem FPGA vorgenommen werden. Was soll sonst noch mit in das FPGA?
Die mathematischen algorithmen die in den FP-FPGA implementiert werden sollen kenne ich noch nicht. Es wird ein zweistufiges System innerhalb einer Regelstrecke werden, wobei ein Satz FPGAs für Berechnungen der ersten Stufe zuständig ist, und ein weiterer FPGA mit FP in der zweiten Stufe alle Daten weiterverarbeitet. Viel ist also noch nicht klar und die Hardware-Plattform soll also flexibel sein und genug leistungsreserven bereithalten. Ansonsten macht der FP-FPGA nichts. Mir kommt die Idee mit einem coprozessor veraltet vor. Wir brauchen sicher nicht die Power einer modernen Grafikkarte. Möglicherweise reichen die 25 MHz eines soft-FPU auf ProASIC3E schon aus. Aber ich habe leider keine vorstellung von der komplexität und leistungsfähigkeit einer externen FPU (Coprozessor). Also moderne FP-coprozessoren fallen mir auch nur die GPUs heutiger Grafikkarten ein. Werden FPU coprozessoren überhaupt noch eingesetzt/gebaut? Viele grüße Daniel
Hallo Daniel, schau Dir mal die TigerSharc DSPs von Analog Devices an, die haben Fließkommaleistung ohne Ende und man kann Sie über deren Linkports sehr elegant an FPGAs anschließen. Gruß Tom
> Wir brauchen sicher nicht die Power einer modernen Grafikkarte. > Möglicherweise reichen die 25 MHz eines soft-FPU auf ProASIC3E schon aus. Dazwischen sind aber Welten... :-o >>> Was ist die leistungsfähigste Lösung? Welches die sinnvollste? Ich denke, du solltest erst mal die Anforderungen hinreichend genau spezifizieren, sonst ist jeder Tipp richtig und falsch zugleich.
Thomas Burkhart schrieb: > schau Dir mal die TigerSharc DSPs von Analog Devices an, die haben > Fließkommaleistung ohne Ende und man kann Sie über deren Linkports sehr > elegant an FPGAs anschließen. Danke für den Tipp! Das werde ich mir mal anschauen. Wie Du schon sagst: elegant soll es sein und keine "bastel-lösung". Wenn ich so viel Rechenpower auf eine schöne und einfache art erreichen kann, dann wirds so gemacht. Das ganze ist ein prototyp um überhaupt erstmal genauere anforderungen zu ermitteln.
Daniel G. schrieb: > Mir kommt die Idee mit einem coprozessor veraltet vor. Wir brauchen > sicher nicht die Power einer modernen Grafikkarte. Möglicherweise > reichen die 25 MHz eines soft-FPU auf ProASIC3E schon aus. <orakel>Oder Du wartest bis zur Embedded World und schaust dort noch mal bei Actel rein.</orakel> Gruß Marcus http://www.doulos.com/arm/
Danke für den Tipp mit der Messe, die kannte ich noch gar nicht. Werde ich hin! Aber für diese Angelegenheit wäre es zu spät. Wenn noch jemand eine Idee hat, wo ich nach einfach und "elegant" anzuschließenden FPUs schauen kann, als alternative zum tiger, dann raus damit!
Brauchst Du echte Fließkomma oder würde auch der Bereich -0,99999 bis +1,0 reichen? Dann kämen auch die Blackfin DSPs in Frage, die sind zwar Fixkomma, unterstützen aber den Datentyp fract, der den genannten Zahlenbereich abbildet und oft reicht der aus. Gruß Tom
Gast
#1541451
Wenn das Ding wirklich weltraumtauglich sein soll und länger als ein paar Tage stabil laufen soll, kann man den ganzen genannten Consumerkrempel vergessen. Also entweder was in Actel, anderen Radiation-Hardened Chips oder eigenes RH-ASIC. Das reduziert die Möglichkeiten ungemein, vom Preis her bleibt wahrscheinlich nur Actel übrig.
Der Prototyp soll nur was die FPGAs angeht Radiation-Hardened (danke für den Begriff!) sein. Die hardware, die letztendlich in den Weltraum fliegt bauen wir eh nicht und auch die Software schreiben wir nicht, bis auf die algorithmen in den FPGAs, die evtl. auf eine externe FPU zurückgreifen. Und dann ist der prototyp ja nur ein prototyp vom prototyp. Jetzt gehts erstmal darum eine hardware plattform zum evaluieren zu bauen. Im zweiten schritt, wenn wir die anforderungen kennen, wird dann auch die Hardware genauer geplant. Grüße Daniel
Thomas Burkhart schrieb: > schau Dir mal die TigerSharc DSPs von Analog Devices an, die haben > Fließkommaleistung ohne Ende und man kann Sie über deren Linkports sehr > elegant an FPGAs anschließen. Ich verstehe nicht, wieso Du von den Link Ports sprichst. Nach einem überfliegen des TRMs würd ich eher den externen port als geeignete Schnittstelle sehen?! Korrigiert mich, wenn ich falsch liege: Der FPGA schiebt dem TigerSHARK über den externen port oder link port die zu berechnenden Daten und ein stück entsprechenden code in die "memory blocks" und nodifiziert den Programm sequencer. Sieht mir nach eine guten Lösung aus! Dieser Prozessor hat auch eine faszinierende Architektur, freue mich schon drauf mich damit auseinander zu setzen.
Wir haben damals den Linkport benutzt, weil er Softwareseitig sehr gut unterstützt wird. Auch war es wärend der Softwareentwicklung hilfreich, da wir die Targethardware erst mal nicht hatten, das Eval-Board von Analog Devices aber zwei TigerSharcs drauf hat, die mit Linkports verbunden sind. Wir haben dann mit den einen Sharc den FPGA simuliert und mussten später so an der software nichts mehr ändern. Gruß Tom
Das habe ich mir schon fast gedacht. Ich suche gerade ein board, welches auch den external bus zugänglich macht. Wenn das nicht möglich ist oder ich kein board finde, muss ich wohl auch die linker ports nehmen oder den tiger ins hardwaredesign mit aufnehmen. Siehst Du Nachteile bei der Verwendung der linkports gegenüber dem external bus hinsichtlich geschwindigkeit?
Gast
#1542030
Gibbets den Tigershark auch in Weltraumfähig? (radiation hardened; -proof)? Die zwei prozessoren Lösung hat den Vorteil der besseren Wärmeabfuhr, bei einem Softcore im FPGA handelt man sich schnell Hot Spots ein. Und im Luftleeren Raum, vielleicht noch unter direkter Sonneneinstrahlung ist das ein Problem. MfG
Keine Ahnung, einfach mal bei Analog nachfragen. Gruß Tom
Fpga Kuechle schrieb: > Gibbets den Tigershark auch in Weltraumfähig? (radiation hardened; > -proof)? > Die zwei prozessoren Lösung hat den Vorteil der besseren Wärmeabfuhr, > bei einem Softcore im FPGA handelt man sich schnell Hot Spots ein. Und > im Luftleeren Raum, vielleicht noch unter direkter Sonneneinstrahlung > ist das ein Problem. ne, nur den blackfin gibt es in RH. aber wie gesagt, ist erstmal nur ein prototyp vom prototyp vom prototyp... :-) Die Sattelitenhardware wird in einigen Jahren dann für einige Millionen von einem spezialunternehmen gebaut.
Kann man die Schaltungen eigentlich nciht so verpacken, dass die RH sind? Ne dicke Bleihülle sollte da doch reichen oder? Gruß Tom
Thomas Burkhart schrieb: > Kann man die Schaltungen eigentlich nciht so verpacken, dass die RH > sind? Ne dicke Bleihülle sollte da doch reichen oder? http://de.wikipedia.org/wiki/Nutzlast
Gast
#1542400
> ne, nur den blackfin gibt es in RH. Vermnutlich ist der dann aber ITAR. Viel Spass damit ;) > dass die RH sind? Ne dicke Bleihülle sollte da doch reichen oder? Hilft wenig. Wenns blöd kommt, wirds sogar schlimmer, weil die Teilchen durchs Blei abgebremst werden und der Wirkungsquerschnitt grösser wird. Und ausserdem bedeutet RH, dass der Chip nicht nur keine Bitflips bekommt (zB. durch Triple-Voting-FFs oder ECC bei (S/D)RAM-Blöcken), sondern auch kein Latchup. Wenn der Latchup zuschlägt und keine Schutzschaltung da ist (geht bei Chips mit stark wechselndem Stromverbrauch nicht vernünftig), dann ist der Chip nach 0.5-2s dauerhaft kaputt.
Was heißt ITAR? Ich würde trotzdem einfach mal bei Analog Anfragen, vielleicht haben die ja doch was nicht offizielles :-) Gruß Tom
Gast
#1542566
http://de.wikipedia.org/wiki/International_Traffic_in_Arms_Regulations RH Bauteile können auch für Kerntechnische Anwendungen eingesetzt werden. Deshalb bestehen hier besondere Regularien. Wenn Du ein ITAR Bauteil im Sateliten hast, dann bestimmt die USA an wen du diesen Sateliten verkaufen darfst, Bzw. du bekommst keine Bauteile.
Gast
#1542644
Das ist nicht nur eine Kaufbeschränkung. Das ist auch eine Transportbeschränkung, und es muss für jedes einzelne Teil dokumentiert werden, welchen Weg es genommen hat und wo es gerade ist. Wenn man einen Satelliten durch die Russen hochschiessen will, fallen einige ITAR-Chips schon weg. Die dürfen auch nicht fest verbaut das russische Staatsgebiet betreten... D.h. so ziemlich alles RH aus USA wird schwierig. OT: Und den einzigen RH-Produzenten in Europa (Atmel) lassen wir gerade sehendes Auges eingehen. Politik ist schon was tolles.
Gast
#1542676
<Das ist nicht nur eine Kaufbeschränkung. Das ist auch eine <Transportbeschränkung, und es muss für jedes einzelne Teil dokumentiert <werden, welchen Weg es genommen hat und wo es gerade ist. Wenn man einen <Satelliten durch die Russen hochschiessen will, fallen einige ITAR-Chips <schon weg. Die dürfen auch nicht fest verbaut das russische Staatsgebiet <betreten... Deshalb haben die Russen erfunden, Sealaunch: http://de.wikipedia.org/wiki/Sea_Launch BTW: Zum Betreten gehört auch Zwischenlandung im Flieger. Auch das is nicht gestattet, auch der Transitraum ist russisch. MfG
Gast
#1542692
Das hast du ganz richtig ergänzt Georg. OT: Das mit Atmel ist ja gerade wirklich ein riesiges Problem. ST als Alternative lässt auch noch lange auf sich warten. Das Problem wurde seit jahren in Noordwijk nicht ernst genug genommen. Zurück zu ITAR: Da nun auch die SX Serie von ACTEL ITAR ist, wird es wohl kaum noch möglich sein irgend ein spacecraft ITAR frei zu halten.
Gast
#1542695
Sea Launch ist pleite.
Wieso lassen wir ATMEL eingehen? Geht's denen so schlecht?
Die Frage ist auch, welche Rechenoperationen die Fließkommarechnung durchführen muss und wieviel bit der Operand hat. ich kenne da die Zahlen für einen floting points CORE 32bit: 4500 gates für ADD/sub 12200 gates für multiply 31000 gates für division 520 gates für Compare Ein Softcore benötigt weniger und würde sicherlich auch noch in den FPGA passen. Dann kann später auch ein ASIC für das Raumschiff daraus gebaut werden. Sobald ein zusätzlicher Prozessor genutzt wird, ist ein ASIC nicht mehr möglich. Der Prozessor muss auch weltraumfähig sein.
Hallo, wir haben uns jetzt für einen ausreichenden ARM9 mit VFPU entschieden (LPC3250). Es soll u.a. eine komplexe division in double precision ausgeführt werden. Wie gesagt, es ist momentan noch nicht wichtig, dass die FPU radiation hardened ist. In ein paar Jahren wird die hard- und Software eh nochmal von einem spezialunternehmen weltraumkompatibel gebaut. das ist äußerst aufwendig und sehr teuer. Ein Softcore kommt nicht in Frage weil der Platz für andere Dinge freigehalten werden soll. Der Analog Support hat sich kurz zu meiner Frage geäußert, wie ich einen TigerSharc am besten mit einem FPGA kopple: Man kann gut den external port nutzen, das development board gibt das auch her. siehe schaltplan: http://www.analog.com/static/imported-files/eval_kit_manuals/303064930ADSP_TS201S_EZ_KIT_Lite_Manual_Rev._3.1.pdf Aber am besten ist der schnellere Link Port geeignet, weil dieser die bessere performance liefert. Grüße Daniel
Verstehe ich jetzt nicht ganz, Ihr nehmt jetzt einen ARM9 und einen TigerSharc? Was macht dann noch der FPGA? Gruß Tom
Nein nein, der FPGA bleibt nur statt TigerSharc wird ein ARM9 benutzt. Das erleichtert uns die Entwicklung. Schade, hätte gern mal mit so einem Tiger gearbeitet. Sind echte Hammer-Dinger! Gruß Daniel
Nur weil Du unten in Deinem Post immer noch den Tigersharc verlinked hast. Gruß Tom
Nur um die Information über die Anbindung eines TS an einen FPGA weiterzugeben. :-)
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.