Hallo,
ich will auf einem LPC2378 den CAN über interrupt laufen lassen, die
Beiträge hier im Forum haben mir leider noch nicht weiterhelfen können.
Meine Initialisierung sieht wie folgt aus : 1 | ...
| 2 | CAN1IER = CAN2IER = 0x01; // Enable receive interrupts
| 3 | ...
| 4 | VICVectAddr23 = HandlerAddr //HandlerAddris Pointer auf function
| 5 | VICVectCntl23 = 0x01;
| 6 | VICIntEnable = 1 << 23; /* Enable Interrupt */
| 7 | ...
|
nun dacht ich, es muss noch das I-Flag im CPSR vom ARM-Kern deaktiviert
werden daher steht in meinem Startup-File: 1 | /* Stack Sizes */
| 2 | .set UND_STACK_SIZE, 0x00000004 /* stack for "undefined instruction" interrupts is 4 bytes*/
| 3 | .set ABT_STACK_SIZE, 0x00000004/* stack for "abort" interrupts is 4 bytes*/
| 4 | .set FIQ_STACK_SIZE, 0x00000004/* stack for "FIQ" interrupts is 4 bytes*/
| 5 | .set IRQ_STACK_SIZE, 0X00000080/* stack for "IRQ" normal interrupts is 4 bytes*/
| 6 | .set SVC_STACK_SIZE, 0x00000004/* stack for "SVC" supervisor mode is 4 bytes*/
| 7 |
| 8 |
| 9 | /* Standard definitions of Mode bits and Interrupt (I & F) flags in PSRs (program status registers) */
| 10 | .set MODE_USR, 0x10 /* Normal User Mode */
| 11 | .set MODE_FIQ, 0x11 /* FIQ Processing Fast Interrupts Mode */
| 12 | .set MODE_IRQ, 0x12 /* IRQ Processing Standard Interrupts Mode */
| 13 | .set MODE_SVC, 0x13 /* Supervisor Processing Software Interrupts Mode*/
| 14 | .set MODE_ABT, 0x17 /* Abort Processing memory Faults Mode*/
| 15 | .set MODE_UND, 0x1B /* Undefined Processing Undefined Instructions Mode*/
| 16 | .set MODE_SYS, 0x1F /* System Running Priviledged Operating System Tasks Mode*/
| 17 |
| 18 | .set I_BIT, 0x80 /* when I bit is set, IRQ is disabled (program status registers) */
| 19 | .set F_BIT, 0x40 /* when F bit is set, FIQ is disabled (program status registers) */
| 20 |
| 21 | [....]
| 22 |
| 23 | /* Setup a stack for each mode - note that this only sets up a usable stack for User mode. Also each mode is setup with interrupts initially disabled. */
| 24 |
| 25 | ldr r0, =_stack_end
| 26 | msr CPSR_c, #MODE_UND|I_BIT|F_BIT /* Undefined Instruction Mode */
| 27 | mov sp, r0
| 28 | sub r0, r0, #UND_STACK_SIZE
| 29 | msr CPSR_c, #MODE_ABT|I_BIT|F_BIT /* Abort Mode */
| 30 | mov sp, r0
| 31 | sub r0, r0, #ABT_STACK_SIZE
| 32 | msr CPSR_c, #MODE_FIQ|I_BIT|F_BIT /* FIQ Mode */
| 33 | mov sp, r0
| 34 | sub r0, r0, #FIQ_STACK_SIZE
| 35 | msr CPSR_c, #MODE_IRQ|I_BIT|F_BIT /* IRQ Mode */
| 36 | mov sp, r0
| 37 | sub r0, r0, #IRQ_STACK_SIZE
| 38 | msr CPSR_c, #MODE_SVC|I_BIT|F_BIT /* Supervisor Mode */
| 39 | mov sp, r0
| 40 | sub r0, r0, #SVC_STACK_SIZE
| 41 | msr CPSR_c, #MODE_SYS|F_BIT /* User Mode */
| 42 | mov sp, r0
|
Problem ist nun: wenn mein Interrupt kommt bleibt der µC stehen
die Interrupt-Routine wird nicht ausgeführt.
Auf VICVectAddr23 steht 0x01B0, genau an dieser Speicheradresse befindet
sich laut Mapfile die Routine.
Weis einer was ich falsch mache? muss ich den ARM-Kern lieber in einem
anderem Modus laufen lassen? momentan ist der System mode eingestellt.
hoffe auf eure Hilfe ich bin am verzweifeln!!!
Zeig mal bitte den kompletten Startup-Code. Es könnte sein, dass da was
falsch eingestellt ist.
>Auf VICVectAddr23 steht 0x01B0, genau an dieser Speicheradresse befindet
>sich laut Mapfile die Routine.
Warum setzt Du die Adresse manuell ein und überlässt es nicht dem
Compiler/Linker?? Die Adresse kann sich bei der geringsten Änderung des
Codes ändern.
1 | VICVectAddr23 = (unsigned long)(Funktionsnahme);
|
>.set IRQ_STACK_SIZE, 0X00000080/* stack for "IRQ" normal interrupts is 4 bytes*/
128 Bytes für Stack ist etwas wenig, wenn die ISR weitere Funktionen
aufruft, könnte es knapp werden. 1 kB wär da schon besser.
Hallo und danke schon mal für die Hilfe!
> Warum setzt Du die Adresse manuell ein und überlässt es nicht dem
> Compiler/Linker??
Mach das schon so wie du sagst, wollt nur damit ausdrücken das meine
VIC-Ini wohl richtig funktioniert.
Mittlerweile bin ich ein Stück weiter, im Startupcode hab ich die
I-Bit’s Stehen lasen damit es keine Probleme bei der Initialisierung
gibt. In meiner Main-Funktion enable ich dann die Interrupts über
Assembler: 1 | #define IRQ_MASK 0x00000080
| 2 | static inline unsigned asm_get_cpsr(void)
| 3 | {
| 4 | unsigned long retval;
| 5 | asm volatile (" mrs %0, cpsr" : "=r" (retval) : /* no inputs */ );
| 6 | return retval;
| 7 | }
| 8 | static inline void asm_set_cpsr(unsigned val)
| 9 | {
| 10 | asm volatile (" msr cpsr, %0" : /* no outputs */ : "r" (val) );
| 11 | }
| 12 | unsigned enableIRQ(void)
| 13 | {
| 14 | unsigned _cpsr;
| 15 |
| 16 | _cpsr = asm_get_cpsr();
| 17 | asm_set_cpsr(_cpsr & ~IRQ_MASK);
| 18 | return _cpsr;
| 19 | }
|
Startupcode: 1 | /* Stack Sizes */
| 2 | .set UND_STACK_SIZE, 0x00000080 /* stack for "undefined instruction" interrupts is 4 bytes */
| 3 | .set ABT_STACK_SIZE, 0x00000080 /* stack for "abort" interrupts is 4 bytes */
| 4 | .set FIQ_STACK_SIZE, 0x00000080 /* stack for "FIQ" interrupts is 4 bytes */
| 5 | .set IRQ_STACK_SIZE, 0X00000200 /* stack for "IRQ" normal interrupts is 4 bytes */
| 6 | .set SVC_STACK_SIZE, 0x00000080 /* stack for "SVC" supervisor mode is 4 bytes */
| 7 |
| 8 | /* Standard definitions of Mode bits and Interrupt (I & F) flags in PSRs (program status registers) */
| 9 | .set MODE_USR, 0x10 /* Normal User Mode */
| 10 | .set MODE_FIQ, 0x11 /* FIQ Processing Fast Interrupts Mode */
| 11 | .set MODE_IRQ, 0x12 /* IRQ Processing Standard Interrupts Mode */
| 12 | .set MODE_SVC, 0x13 /* Supervisor Processing Software Interrupts Mode */
| 13 | .set MODE_ABT, 0x17 /* Abort Processing memory Faults Mode */
| 14 | .set MODE_UND, 0x1B /* Undefined Processing Undefined Instructions Mode */
| 15 | .set MODE_SYS, 0x1F /* System Running Priviledged Operating System Tasks Mode */
| 16 |
| 17 | .set I_BIT, 0x80 /* when I bit is set, IRQ is disabled (program status registers) */
| 18 | .set F_BIT, 0x40 /* when F bit is set, FIQ is disabled (program status registers) */
| 19 |
| 20 | .text
| 21 | .arm
| 22 |
| 23 | .global Reset_Handler
| 24 | .global _startup
| 25 | .func _startup
| 26 |
| 27 | .section .startup, "ax"
| 28 |
| 29 | _startup:
| 30 |
| 31 | # Exception Vectors
| 32 |
| 33 | _vectors: ldr PC, Reset_Addr
| 34 | ldr PC, Undef_Addr
| 35 | ldr PC, SWI_Addr
| 36 | ldr PC, PAbt_Addr
| 37 | ldr PC, DAbt_Addr
| 38 | nop /* Reserved Vector (holds Philips ISP checksum) */
| 39 | //ldr PC, [PC,#-0xFF0] /* see page 71 of "Insiders Guide to the Philips ARM7-Based Microcontrollers" by Trevor Martin */
| 40 | ldr PC, [PC, #-0x0120] // Vector from VicVectAddr
| 41 | ldr PC, FIQ_Addr
| 42 |
| 43 | Reset_Addr: .word Reset_Handler /* defined in this module below */
| 44 | Undef_Addr: .word UNDEF_Routine /* defined in main.c */
| 45 | SWI_Addr: .word SWI_Routine /* defined in main.c */
| 46 | PAbt_Addr: .word UNDEF_Routine /* defined in main.c */
| 47 | DAbt_Addr: .word UNDEF_Routine /* defined in main.c */
| 48 | IRQ_Addr: .word IRQ_Routine /* defined in main.c */
| 49 | FIQ_Addr: .word FIQ_Routine /* defined in main.c */
| 50 | .word 0 /* rounds the vectors and ISR addresses to 64 bytes total */
| 51 |
| 52 | # Reset Handler
| 53 |
| 54 | Reset_Handler:
| 55 |
| 56 | .extern TargetResetInit
| 57 | ldr SP, =_stack_end @ temporary stack at Stack_Top
| 58 | LDR R0, =TargetResetInit
| 59 | MOV LR, PC
| 60 | BX R0
| 61 |
| 62 | /* Setup a stack for each mode - note that this only sets up a usable stack
| 63 | for User mode. Also each mode is setup with interrupts initially disabled. */
| 64 |
| 65 |
| 66 | ldr r0, =_stack_end
| 67 | //Enter Undefined Instruction Mode and set its Stack Pointer
| 68 | msr CPSR_c, #MODE_UND|I_BIT|F_BIT
| 69 | mov sp, r0
| 70 | sub r0, r0, #UND_STACK_SIZE
| 71 |
| 72 | //Enter Abort Mode and set its Stack Pointer
| 73 | msr CPSR_c, #MODE_ABT|I_BIT|F_BIT
| 74 | mov sp, r0
| 75 | sub r0, r0, #ABT_STACK_SIZE
| 76 |
| 77 | //Enter FIQ Mode and set its Stack Pointer
| 78 | msr CPSR_c, #MODE_FIQ|I_BIT|F_BIT
| 79 | mov sp, r0
| 80 | sub r0, r0, #FIQ_STACK_SIZE
| 81 |
| 82 | //Enter IRQ Mode and set its Stack Pointer
| 83 | msr CPSR_c, #MODE_IRQ|I_BIT|F_BIT
| 84 | mov sp, r0
| 85 | sub r0, r0, #IRQ_STACK_SIZE
| 86 |
| 87 | //Enter Supervisor Mode and set its Stack Pointer
| 88 | msr CPSR_c, #MODE_SVC|I_BIT|F_BIT
| 89 | mov sp, r0
| 90 | SUB sl, sp, #SVC_STACK_SIZE
| 91 | //sub r0, r0, #SVC_STACK_SIZE
| 92 |
| 93 | //Enter User Mode and set its Stack Pointer
| 94 | // msr CPSR_c, #MODE_SYS|I_BIT|F_BIT
| 95 | // mov sp, r0
| 96 |
| 97 |
| 98 | // copy .data section (Copy from ROM to RAM)
| 99 | ldr R1, =_etext
| 100 | ldr R2, =_data
| 101 | ldr R3, =_edata
| 102 | LoopRel: cmp R2, R3
| 103 | ldrlo R0, [R1], #4
| 104 | strlo R0, [R2], #4
| 105 | blo LoopRel
| 106 |
| 107 | // Clear .bss section (Zero init)
| 108 | mov R0, #0
| 109 | ldr R1, =_bss_start
| 110 | ldr R2, =_bss_end
| 111 | LoopZI: cmp R1, R2
| 112 | strlo R0, [R1], #4
| 113 | blo LoopZI
| 114 |
| 115 | /* Enter the C code */
| 116 | b main
| 117 | .endfunc
| 118 | .end
|
Der Interrupt am ARM-Kern bewirkt auch das er zum richtigen Exception
Vector an Stelle 0x0018 springt, also zu der Zeile:
"ldr PC, [PC, #-0x0120] "ab hier denk ich läuft es schief.
Ziel ist ja dem Kern die Adresse der Interrupt-Routine mitzuteilen die
im VicVectAddr (0xFFFFFF00) steht. Die Aktion [PC, #-0x0120] springt
aber meiner Meinung falsch oder?
PC ist an dieser Stelle 0x18(befehlsanfang)+0x02 also 0x20
0x20-0x0120 ist bei mir 0xFFFFFEFF müsste man nicht 0x011F abziehen?
0x20-0x011F = 0xFFFFFF00
PS:
meine Interrupt-Routine habe ich so deklariert: 1 | void CAN_Handler(void)
| 2 | {...
| 3 | return;
| 4 | }
| 5 | void CAN_Handler(void) __attribute__ ((interrupt ("IRQ")));
|
Nachtrag:
hab mir das Disassembly der Zeile PC, [PC, #-0x0120] angeschaut.
angeblich versteht der gcc-Assembler das nicht...
allerdingst macht mein Debugger auch blödsin wenn er asm-befegle bekommt
>Ziel ist ja dem Kern die Adresse der Interrupt-Routine mitzuteilen die
>im VicVectAddr (0xFFFFFF00) steht. Die Aktion [PC, #-0x0120] springt
>aber meiner Meinung falsch oder?
Also meinem Taschenrechner zufolge ist 0x20 - 0x120 = 0xFFFFFF00, was ja
die Adresse von VICAddress ist. Demnach müsste das so schon richtig
sein.
Was genau steht denn in CAN_Handler drin? Der ARM7 hat eine Art
Designfehler, sodass z.b. Interrupts in einer ISR nicht ohne weiteres
wieder aktiviert werden dürfen. Kannst Du den ganzen Code in ein Archiv
packen und hier anhängen? Manchmal sinds die Details, an den alles
scheitert.
MfG Mark
Naja wenn ich einfach nur 0x20-0x0120 rechne ist das Ergebnis
0xFFFFFFFFFFFFFF00 stimmt.
Ich habs aber im Kopf gemmacht und hab Füberlauf vergessen das zwischen
0x0000 und 0xFFFFFFFF eine Stelle unterscheid ist ~schäm~
OK ich hab einfach mal mein ganzes Projekt zuamengepakt und angehangen.
ist für Eclipse mit GNUARM. Hoff echt du findest den Fehler... ich weis
sonst nich weiter da der PC ja eigentlich zu VICAddress springt :(
PS: bekommt der µC dann automatisch mit das er weiter zum CAN_Handler
springen soll?
UND ECHT GROßEN DANK für deine Mühe!
>bekommt der µC dann automatisch mit das er weiter zum CAN_Handler
>springen soll?
Ja, die Adresse des Handlers wird ja ins VICVectAddr23 geschrieben, was
für den CAN-Vektor steht. Dann wird der CAN-Interrupt aktiviert. (macht
in Deinem Fall install_irq() aus irq.c). Sobald der VIC einen Interrupt
erkennt (z.b. Nr. 23 für CAN), kopiert er den Inhalt des entsprechenden
VICVectAddr-n nach VICVectAddr und meldet der CPU einen Interrupt
Request. Diese kopiert den aktuellen PC-Wert ins Link-Register LR des
IRQ-Modes, schaltet in den IRQ-Mode und setzt den PC auf 0x18, springt
also zum IRQ-Handler. Dieser springt zu der Adresse, die sich in der
Speicherzelle [PC - 0x120], also im VICVectAddr, befindet. Im deinem
Fall ist es eben die Adresse von CAN_Handler.
Hab den Code mal durchgeguckt. Von der Initialisierung des VIC sollte
das schon richtig sein. Was aber auffällig ist, dass in der main die
Variable 'CAN2RxDone' auf TRUE abgefragt wird, im CAN_Handler() jedoch
'CAN1RxDone' gesetzt wird. 'CAN2RxDone' wird nirgendswo gesetzt. Vllt
ist das ja der Fehler.
Was auch problematisch sein könnte, ist dass 1 | void CAN_Handler(void) __attribute__ ((interrupt ("IRQ")));
|
erst nach der Funktionsdefinition kommt. Bin mir aber nicht sicher, ob
das wirklich einen Unterschied macht.
Woran erkennst Du eigentlich, dass der Controller stehen bleibt? Was
sollte passieren, wenn alles richtig laufen würde?
Und noch was. In Deinem Programm werden Warteschleifen für die
LED-Ansteuerung durch Hochzählen realisiert. Das kann bei
eingeschalteter Optimierung Probleme geben, da es dem Compiler erlaubt
ist, die Schleife komplett zu entfernen, weil sie ja nichts macht.
Normaleweise macht man sowas mit Timern oder inline-asm. Als
Einfachst-Lösung kann man auch die Zählvariable volatile deklarieren,
dies sagt dem Compiler, dass er keine Optimierungen vornehmen darf.
MfG Mark
mmmm...
Eigentlich soll er denn zur Adresse aus VICVectAddr springen sprich zum
CAN_Handler. Dieser aktiviert als erstes eine LED damit ich weis das er
im Interrupt ist. nach abarbeitung der Routine soll er zur main
zurückkeren. in der main lass ich eine zweite LED blinken damit ich weis
das der µC läuft.
Pasieren tut aber meine Meinung nach folgendes:
nach Anliegen des des Interrupts am ARM-Kern schaltet der µC in den
IRQ-Mode und setzt den PC auf 0x18 wie gewünscht. Ab hier gehts scheif.
Weder die LED für den Interrupt leuchtet auf noch blinkt meine Zweite
LED weiter. Im Debuggmode springt er wahllos umher.
Woher weis der µC eigentlich das in VICVectAddr eine Sprungadresse
steht?
Das mit dem CAN2RxDone hab ich auch gefunden und behoben. Wenn ich die
Interrupt-Routine über Polling aufrufe funktioniert es wie gewünscht.
Als Interrupt geht es weiterhin schief.
Kann es sein das der Assambler den Befehl "ldr PC, [PC, #-0x0120]"
falsch übersetzt, da ich eine etwas veraltete GNUARM-Toolchain verwende?
Bisher hatte ich keine Probleme.
Nachtrag:
wenn der µC in den IRQ-Mod springt, springt er da auch in einen anderen
Sack? kan dies zu meinem problem führen?
In dem Startup-Code aus dem Rar-Archiv steht 1 | ldr PC, [PC, #-0x011F] // Vector from VicVectAddr
|
. Das ist so falsch, weil das ja 0x120 und nicht 0x11F heißen sollte.
>Woher weis der µC eigentlich das in VICVectAddr eine Sprungadresse
>steht?
Der VIC kopiert bei einem Interrupt Request das entsprechende
VICVectAddr-n Register (hier VICVectAddr23) automatisch ins Register
VICAdress, das sich an der Stelle 0xFFFFFF00 befindet. Das heisst die
Adresse der ISR steht in VICAdress, sobald die CPU nach 0x18 springt.
[c]ldr PC, [PC, #-0x0120][c] heisst, dass der PC mit dem Wert der
Speicherzelle geladen werden soll, dessen Adresse sich ergibt, wenn man
zum aktuellen PC-Wert (in diesem Fall 0x20 weil der Befehl auf 0x18
steht und der PC wegen der Pipeline immer um 2 Befehle, also 8 Bytes,
vorauseilt) den Zahlenwert -0x120 addiert. D.h. die CPU soll an die
Stelle springen, dessen Wert sich in der Speicherzelle 0xFFFFFF00, also
im VICAdress-Register befindet.
Dass der Assembler das falsch übersetzt kann man ausschließen, da die
Schreibweise von ARM so vorgegeben ist und es sie schon seit mehr als
15J gibt.
MfG Mark
>wenn der µC in den IRQ-Mod springt, springt er da auch in einen anderen
>Sack? kan dies zu meinem problem führen?
Ja, (fast) jeder 7 Modes hat einen eigenen Stack. Alle Stacks werden im
Startup-Code initialisiert. Siehe den Code nach dem
'Reset_Handler'-Label in crt.S.
OK hab das geändert aber der erfolg bleibt noch aus.
Da im VICAdress genau die Adresse der CAN_Handler-Funktion steht (hab
das überprüft) müsst er zumindestens dahin springen. Vll. liegt es ja
dann daran das ich den CAN_Handler falsch deklariert habe...
HEy noch mal ich,
nachdem ich am WE mein Linkerskript und den Startupcode nochmal
überarbeitet habe funzt es jetzt mit den Interrupts! :)
Was allerdings genau falsch war hab ich bis jetzt noch nicht
rausgefunden.
Dake für die Hilfe!
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
|