Gast
#1571976
Hallo @ all So ich habe mein TI-Evaluation Board erhalten. Auf dem Board ist ein 14Bit 400MHz AD-Wandler von Texas Instrument verbaut. Zudem ist dort ein Virtex 5 FPGA auf dem Board vorhanden. Zudem ist auf dem Board ein RS232 auf USB Konverter vorhanden, mit dem man die Daten an den PC senden kann (maximale Transferrate = 3MBit) --> dies ist zum testen ausreichend Die RS232 TX-Schnittstelle habe ich bereits implementiert, so das ich die Daten an den PC senden kann. Nun möchte ich z.B. 1024 Sample ab einem Triggerevent in den BlockRAM schreiben und diese Werte anschließend an den PC übertragen. Hierzu hat das Board zwei Eingänge. Der 1. Eingang ist für das Signal und der 2. Eingang für den Clock. An den Clock Eingang hänge ich ein Hameg Synthesizer mit dem ich z.B. erst einmal einen Clock von 100MHz erzeuegen kann. Dieser geht dann direkt auf den AD-Wandler. Der AD-Wandler erzeugt dann die Daten (14-Bit parallel) und einen Clock, so das ich weiß wann die Daten bereit sind. Der Clock und die Daten gehen an den FPGA. Als Signal erzeuge ich mir eine Rampe vom Funktionsgenerator. Umsetzung im FPGA: Da die Daten mit der ansteigen Clock-Flanke zur Verfügung stehen, dachte ich mir das ich die fallende Clock-Flanke im FPGA benutze. Somit ist sichergestellt, das die Daten stabil sind. --> sehe ich das richitg? Kann man dies eigentlich mit dem Chipscope untersuchen oder ist dies zu ungenau? Hier mal das Datenblatt des AD-Wandlers: http://focus.ti.com/lit/ds/symlink/ads5474.pdf
