Probleme bei einfacher Simulation mit ISE/ISIM

Hallo!

Ich versuche mich grad ein wenig in ISE und ISIM einzufuchsen und 
scheitere kläglich bei meinem ersten Versuch. Ich habe den Fehler bei 
meinen Überlegungen bisher nicht gefunden und würde mich über einen 
kleinen Tipp von euch freuen.

Ich habe den angehängten Schaltplan erstellt und zum probieren eine 
einfache Testbench erzeugt:

1

  takt : process

2

  begin

3

    clk <= '1';

4

    wait for 10 ns;

5

    clk <= '0';

6

    wait for 10 ns;

7

  end process;

8

9

-- *** Test Bench - User Defined Section ***

10

   tb : PROCESS

11

   BEGIN

12

    I <= '0';

13

    P <= '0';

14

    wait for 7 ns;

15

    I <= '1';

16

    wait for 6 ns;

17

    P <= '1';

18

    wait for 4 ns;

19

    P <= '0';

20

      WAIT; -- will wait forever

21

   END PROCESS;

22

-- *** End Test Bench - User Defined Section ***

Als ich den FF- und Gatterausgängen noch keine Ports zugewiesen habe und 
mir nur die Signale angucken wollte, waren alle Signale nach 100ns '1'. 
Das kam mir komisch vor, weshalb ich die Ports angesetzt habe. Trotzdem 
funktioniert nichts so wie von mir erwartet - warum z.B. wird der FF 
Ausgang 'K' bei 20 ns nicht '1' ?

Viele Grüße

Marcus