Forum: FPGA, VHDL & Co. Frage zu Virtex-6 MMCM_ADV DRP


von Jannulis T. (tembridis)


Lesenswert?

Hallo miteinander,

ich würde gerne mal ganz allgemein in die Runde fragen, ob jemand schon 
Erfahrung mit der DRP Schnittstelle an den MMCM_ADV Komponenten des V6 
gemacht hat.

Ich soll für ein neues Projekt herausfinden, welche Möglichkeiten es auf 
dem V6 gibt, die Phasenlage einer Clock im Betrieb anpassen zu können. 
Als erstes habe ich mir dazu die PS Schnittstelle am MMCM angeschaut. 
Das klappt auch prima und ich bin in der Lage in 1/56 Schritte die Phase 
zu verstellen. Alles schick. Als nächste sollte ich noch die Möglichkeit 
ausloten, einen gewünschten Wert gleich direkt durch eine Firmware 
setzen zu können (also nicht in Minischritten).

Dazu habe ich mir die DRP Schnittstelle angeschaut. Die entsprechende 
AppNote und den Referenzecode habe ich mir von meinem Silica Support 
besorgt. Aber irgendwie krieg ich das nicht hin.

Bevor ich hier weiter mein Leid klage und auf Details eingehe, hat sich 
jemand schon mal damit beschäftigt? Auf dem Xilinx Forum hab ich eine 
schöne Wall-of-Text geschrieben, aber noch keine Antwort erhalten.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.